TSMC의 AI 전략: SoIC·CoWoS·실리콘 포토닉스로 2029년 시스템 연산 성능 50배

TSMC가 그리는 AI의 다음 단계는 ‘더 빠른 칩’ 경쟁을 넘어선다. 핵심은 여러 컴퓨팅 다이와 고대역폭 메모리(HBM), 고밀도 인터커넥트, 광통신을 하나의 시스템으로 묶어 데이터를 더 적은 전력으로 이동시키는 것이다. 13

2029년 시스템 연산 성능 50배

TSMC는 SoIC 3D 적층과 CoWoS 2.5D 패키징을 결합하면 전체 시스템의 연산 성능이 2024년 대비 약 50배 높아질 수 있다고 전망했다. 이는 프로세서 한 개의 성능만 끌어올리는 방식에서 벗어나 여러 연산 다이와 HBM, 고밀도 연결망을 하나의 시스템으로 통합하는 접근이다. 3

TSMC의 3DFabric 로드맵에는 2026년 N2P-on-N3P SoIC 통합, 2029년 A14-on-A14 통합이 포함됐다. 이 과정에서 인터커넥트 피치는 4.5마이크로미터까지 줄어들 전망이다. 피치가 좁아질수록 적은 면적에 더 많은 연결을 배치할 수 있어 적층 칩과 인접 칩 사이의 데이터 교환 효율을 높일 수 있다. 315

AI 성장의 중심이 훈련에서 추론으로

TSMC의 AI·고성능컴퓨팅 사업개발 책임자인 에이프릴 리는 AI 컴퓨팅 수요가 매년 약 5배 증가하고 있다고 설명했다. 또한 2022년을 기준으로 AI 추론 토큰 규모가 거의 500배 늘었다고 밝혔다. 13

추론은 AI가 이용자의 질문에 답하거나 실제 업무를 수행하는 단계다. 최근에는 단순한 일회성 응답보다 추론형 시스템과 에이전트형 AI가 더 많은 토큰을 생성·처리하고, 기업 업무나 물리적 환경에서 지속적으로 작동하는 사례가 늘고 있다. 123

이 변화는 데이터센터 설계에도 영향을 준다. 이용자 수, 질의 빈도, 한 번의 질의에 필요한 계산량이 동시에 증가하면서 가속기뿐 아니라 메모리, 네트워크, 전력 공급, 냉각 설비까지 지속적인 고부하를 견뎌야 하기 때문이다.

병목은 연산량보다 데이터 이동

리 부장은 시스템 수준의 공동 설계가 필요한 이유로 데이터 이동의 비효율을 꼽았다. 일반적인 AI 작업에서 데이터 이동이 전체 시스템 활동의 **최대 60%**를 차지할 수 있고, 고가의 AI 가속기 활용률은 40% 미만에 머물 수 있다는 설명이다. 123

연산 장치를 추가하는 것만으로는 성능이 비례해 늘지 않을 수 있다는 뜻이다. 데이터가 로직과 메모리 사이를 오가고, 패키지와 서버 랙을 거쳐 데이터센터 전체로 이동하는 과정에서 전력과 냉각 여유를 소모하기 때문이다.

TSMC가 제시한 해법은 연산 칩에만 초점을 맞추지 않는다. 컴퓨팅과 메모리부터 인터커넥트, 저장장치, 전력 공급, 냉각, 서버 랙, 데이터센터 인프라까지 데이터가 지나가는 전체 경로를 최적화하겠다는 구상이다. 이 관점에서 첨단 패키징은 단순한 후공정이 아니라 AI 시스템 아키텍처의 일부가 된다.

더 커지는 CoWoS 패키지

TSMC는 현재 5.5레티클 CoWoS 패키지를 생산하고 있으며, 2028년 전후에는 14레티클 패키지로 확대할 계획인 것으로 전해졌다. 해당 패키지는 약 10개의 연산 다이와 20개의 HBM 스택을 통합하는 구성이 거론된다. 3

CoWoS(Chip-on-Wafer-on-Substrate)는 로직 칩과 HBM을 하나의 패키지 안에 밀도 높게 배치하는 기술이다. 패키지 면적을 키우면 거대한 단일 다이 하나에 모든 기능을 넣는 대신 여러 다이를 조합해 더 많은 연산 능력과 메모리를 구성할 수 있다.

다만 멀티다이 구조는 새로운 과제도 만든다. 제조 유연성을 높일 수 있는 반면 패키지 설계, 연결 밀도, 검사, 발열 관리가 더욱 중요해진다. 결국 칩을 나누는 것만으로는 충분하지 않고, 나뉜 구성요소를 얼마나 효율적으로 다시 연결하느냐가 성능을 좌우한다.

전기 연결의 한계를 넘을 실리콘 포토닉스

TSMC는 AI 인프라 내부의 전기적 연결이 가진 대역폭과 전력 한계를 보완할 기술로 실리콘 포토닉스와 공동 패키징 광학(CPO)을 제시했다. 회사의 COUPE 플랫폼은 대역폭을 3.2Tbps에서 12.8Tbps 이상으로 확대하는 로드맵이 보고됐다. TSMC는 실리콘 포토닉스가 2027년 광트랜시버 시장의 절반을 넘어설 수 있다고 전망했으며, 일부 공급업체는 2026년 말 CPO 양산을 시작할 것으로 예상된다. 3

핵심은 광학 인터커넥트를 연산 패키지에 더 가깝게 배치하는 것이다. 전자 부품과 광자 부품 사이의 거리가 짧아지면 더 높은 대역폭과 전력 효율을 기대할 수 있다. 대신 레이저, 광섬유 커넥터, 패키징, 검사·검증 등 추가적인 공급망과 제조 역량이 필요하다. 1013

생산능력을 늘려도 공급 부족은 남는다

기술 로드맵이 공급 문제까지 해결해주는 것은 아니다. 업계 추정에 따르면 TSMC의 CoWoS 생산능력은 2023년 말 월 1만3,000~1만6,000장에서 2026년 말 월 12만~14만 장 수준으로 확대될 수 있다. 다만 이 수치는 SEMICON Taiwan 행사에서 TSMC가 공식적으로 공개한 생산능력이 아니라 시장 추정치다. 636

기관투자가 관련 보도는 생산능력 확대로 CoWoS 수급 격차가 약 20%에서 2026년 말 약 **10%**로 줄어들 수 있다고 전망했다. 개선되는 수치이지만, 여전히 수요가 공급을 웃돈다는 의미다. 36

고객별 배분도 변수다. 엔비디아가 2026년 TSMC CoWoS 수요 또는 생산량의 약 **60%**를 차지할 수 있다는 분석이 나온 가운데, AMD와 브로드컴, 대형 클라우드 사업자들은 나머지 물량을 놓고 경쟁해야 할 것으로 관측된다. 이 역시 TSMC가 SEMICON Taiwan에서 새로 발표한 공식 배분 수치가 아니라 시장 분석이다. 4

웨이퍼 제조사를 넘어 AI 시스템 통합자로

리 부장은 TSMC의 역할이 실리콘에서 데이터센터, 궁극적으로 AI가 생성하는 토큰까지 이어진다고 설명했다. 1

이는 TSMC가 선단 로직과 HBM 통합, 첨단 패키징, 광학 입출력, 열 설계, 전력 공급, 시스템 검증을 아우르는 물리적 AI 컴퓨팅 스택의 조정자로 자리매김하려는 전략으로 해석된다.

따라서 앞으로의 병목은 웨이퍼와 패키지 생산량에만 국한되지 않는다. 레이저와 광섬유 커넥터, 검사·검증 장비, 냉각과 전력 설계, 여러 공급업체 간 협업까지 함께 확장해야 한다.

TSMC가 말하는 ‘AI의 진정한 산업화’는 결국 통합에 대한 베팅이다. 2029년 시스템 연산 성능 50배라는 전망은 야심 차지만, 이를 실현하려면 더 빠른 칩을 만드는 것만큼이나 칩과 메모리, 패키지와 광통신, 서버와 데이터센터를 연결하는 기술과 공급망을 함께 해결해야 한다.