답변게시됨15 소스
칩에서 클러스터로…RISC-V AI 확장에 나선 란신컴퓨팅
란신컴퓨팅은 2026년 10월 19일 열린 RISC V 중국 서밋에서 ‘융합 컴퓨팅 슈퍼노드’를 발표했다. LX500은 32개 성능 코어와 16개 효율 코어, INT8 기준 75 TOPS AI 연산을 갖춘 것으로 소개됐다.
게시자GPT-6 Luna로 편집GPT Image 2로 이미지 생성
연구 답변
주요 시사점
- 란신컴퓨팅은 2026년 10월 19일 열린 RISC V 중국 서밋에서 ‘융합 컴퓨팅 슈퍼노드’를 발표했다.
- LX500은 32개 성능 코어와 16개 효율 코어, INT8 기준 75 TOPS AI 연산을 갖춘 것으로 소개됐다. 이는 제품 사양이며 클러스터 성능을 입증하는 벤치마크 결과는 아니다.[1][2]
AI 프롬프트
openai.comCreate a landscape editorial hero image for this Studio Global article: What did Shenzhen-based Lanxin Computing announce at the 2026 RISC-V China Summit about its converged-computing supernode and CTO Jia Xinxia. Article summary: Lanxin Computing announced its “converged-computing supernode” at the 2026 RISC-V China Summit on October 19, extending its LX500-based platform from individual chips and servers toward cluster-level AI infrastructure.[5. Topic tags: general, general web, user generated, documentation. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks,
란신컴퓨팅은 10월 19일 열린 2026 RISC-V 중국 서밋에서 ‘융합 컴퓨팅 슈퍼노드’를 발표했다. LX500 기반 구상을 단일 칩과 서버에서 클러스터형 AI 인프라로 확장하겠다는 취지다. 자 신샤(Jia Xinxia) 최고기술책임자(CTO)는 ‘LX500: AI 추론의 새로운 길을 열다’라는 기조연설에서 RISC-V와 AI 연산을 결합하는 기술 및 제품화 진행 상황을 소개했다.1
2
핵심은 범용 CPU 연산과 AI 연산을 한 칩에 통합하고, 두 연산 장치가 메모리를 함께 쓰도록 설계하는 것이다. CPU와 별도 AI 가속기가 서로 다른 메모리 공간을 사용하는 시스템에서는 PCIe 같은 연결을 통해 데이터를 주고받아야 한다. 란신컴퓨팅은 통합 메모리 구조로 이런 데이터 이동을 줄이려 한다.2
란신컴퓨팅이 밝힌 LX500 사양
공개된 LX500 사양은 다음과 같다.
- RISC-V CPU 코어 48개: 성능 코어 32개와 효율 코어 16개로 구성
- AI 연산 엔진: 벡터·행렬 엔진을 탑재했으며, INT8 기준 75 TOPS의 연산 성능을 제시. INT4부터 FP32까지 정밀도를 지원한다고 소개됐다.
- 메모리: CPU와 AI 연산 장치가 DDR5 메모리를 공유하는 통합 메모리 구조이며, CXL 확장도 지원한다고 알려졌다.
- RISC-V 표준 호환: 관련 보도는 RVA23 및 RVV 1.0 지원을 명시했다.
1
2
6
이 수치는 공개된 제품 사양이지, 독립적으로 검증된 벤치마크 결과는 아니다. 한 보도는 CXL 2.0 확장과 최대 2TB 주소 지정 용량도 전했지만, 서밋 보도만으로 확인된 내용은 아니다.6
통합 메모리, 추론 지연을 줄일 수 있을까
일반적인 CPU와 AI 가속기 분리형 시스템에서는 연산 장치 사이에 데이터 전송이 필요할 수 있다. LX500은 CPU와 AI 연산 기능을 한 칩에 두고 메모리를 공유해 이런 이동을 줄이는 것을 목표로 한다.2
데이터 전송 부담이 줄면 추론 과정의 첫 토큰 지연이나 프롬프트 사전 처리(prefill), 긴 문맥을 다루는 작업에 도움이 될 가능성이 있다. 란신컴퓨팅은 이 같은 작업을 겨냥한다고 밝혔지만, 개선 폭을 보여주는 정량적 결과는 공개된 보도에 제시되지 않았다. 따라서 설계 목표와 실제 성능 향상은 구분해서 볼 필요가 있다.2
슈퍼노드의 규모와 성능은 아직 판단하기 이르다
이번 발표는 RISC-V 기반 AI 연산을 단일 칩과 서버에서 클러스터 수준 인프라로 넓히려는 시도다.1
2 다만 공개된 보도에는 슈퍼노드에 LX500이 몇 개 들어가는지, 칩 사이를 어떤 방식으로 연결하는지에 대한 정보가 없다. 이 세부 사항이 없으면 전체 연산 성능과 메모리 구성, 규모를 키웠을 때의 효율을 평가하기 어렵다.
LX500은 2026년 2월 칩 전원 인가에 성공했고, LX500을 탑재한 레노버 웬톈(问天) WR5219 G5 서버가 7월 공개된 바 있다.1
6
14 이는 제품화 과정의 맥락을 보여주지만, 새로운 슈퍼노드가 실제 작업에서 어떤 성능을 내는지까지 입증하는 것은 아니다.
제품 발표를 넘어설 검증이 관건
이번 발표는 RISC-V가 프로세서에서 서버와 AI 인프라로 확장되는 한 경로를 보여준다. 실제 경쟁력을 판단하려면 하드웨어뿐 아니라 소프트웨어 생태계와 시스템 설계가 안정적인 배포를 뒷받침하는지 확인해야 한다. 업계 보도 역시 통신·금융·정부의 핵심 시스템에 도입될 수 있는지가 RISC-V 서버 플랫폼의 중요한 시험대라고 짚었다.5
현재로서는 LX500의 공개 사양과 통합 메모리 구상이 주목할 만한 제품 발표라는 점까지 평가할 수 있다. 클러스터 구성 정보, 실제 작업 기반 벤치마크, 장기간 운영 사례가 공개돼야 성능과 확장성을 더 분명히 판단할 수 있다.
Studio Global AI
연구를 계속하세요
이 페이지에는 Studio Global 내에서 계속할 수 있는 소스 기반 답변이 포함되어 있습니다.
사람들은 또한 묻습니다.
"칩에서 클러스터로…RISC-V AI 확장에 나선 란신컴퓨팅"에 대한 짧은 대답은 무엇입니까?
란신컴퓨팅은 2026년 10월 19일 열린 RISC V 중국 서밋에서 ‘융합 컴퓨팅 슈퍼노드’를 발표했다.
먼저 검증할 핵심 포인트는 무엇인가요?
란신컴퓨팅은 2026년 10월 19일 열린 RISC V 중국 서밋에서 ‘융합 컴퓨팅 슈퍼노드’를 발표했다. LX500은 32개 성능 코어와 16개 효율 코어, INT8 기준 75 TOPS AI 연산을 갖춘 것으로 소개됐다. 이는 제품 사양이며 클러스터 성능을 입증하는 벤치마크 결과는 아니다.[1][2]