삼성전자가 인공지능(AI) 메모리의 병목을 풀기 위해 메모리를 단순히 나란히 배치된 칩의 집합이 아닌 3차원 시스템으로 바라보는 전략을 내놨다. 2026년 9월 1일 대만 타이베이에서 열린 SEMICON Taiwan 2026의 ‘Memory Executive Summit’에서 공개된 ‘CUBE’는 **Capacity(용량), Utilization(활용성·최적화), Bandwidth(대역폭), Efficiency(효율)**의 앞 글자를 딴 이름이다. 24

CUBE에는 비교적 가까운 시기에 제품화가 예상되는 차세대 HBM인 HBM5와, 메모리와 로직을 더 밀착시키는 장기적인 개념 아키텍처 zHBM, zNAND-O가 함께 포함된다. 다만 삼성전자가 공개한 내용은 완성된 양산 제품의 사양표가 아니라 개발 목표와 기술 구상에 가깝다는 점을 먼저 짚어야 한다.

CUBE가 겨냥한 네 가지 변화

용량: 보드 면적을 넓히지 않고 위로 확장

AI 가속기는 더 많은 메모리에 빠르게 접근해야 하지만, 인쇄회로기판(PCB) 면적과 패키지 크기, 전력 공급에는 한계가 있다. 삼성전자는 이 문제에 대해 메모리를 수평으로 넓히는 대신 수직으로 쌓아 같은 보드 면적에서 용량을 늘리겠다는 방향을 제시했다. 249

활용성: 층을 쌓는 것보다 배치를 최적화

CUBE의 활용성은 단순히 메모리 다이를 더 많이 적층하는 데 그치지 않는다. 로직과 메모리의 위치와 연결 관계를 최적화해 데이터가 불필요하게 먼 길을 이동하거나 비효율적인 경로에서 대기하는 시간을 줄이겠다는 의미다. 449

대역폭: 긴 수평 경로를 짧은 수직 연결로

AI 연산 로직과 메모리 사이의 거리가 짧아지면 데이터 이동 경로도 줄어든다. 삼성전자는 기존처럼 HBM을 가속기 옆에 배치하는 방식에서 벗어나, zHBM을 통해 조밀한 수직 연결을 구현하고 대역폭을 높이겠다는 구상이다. 812

효율: 데이터 이동에 드는 전력과 열을 함께 관리

데이터를 옮기는 과정 자체가 전력을 소비하고, 고밀도 AI 패키지는 더 많은 열을 발생시킨다. 따라서 CUBE는 대역폭, 소비전력, 열 저항을 서로 분리된 사양이 아니라 하나의 설계 과제로 다룬다. 551

HBM5의 목표는 성능 2배지만, 기준은 공개되지 않았다

삼성전자는 HBM4E 다음 세대 제품인 HBM5를 개발하면서 다음 목표를 제시했다.

• HBM4E 대비 성능 2배
• 와트당 성능 20% 향상
• 열 저항 20% 감소 126

관련 보도에 따르면 HBM5에는 1c급 DRAM 공정, 삼성전자의 2나노미터 기반 다이, 스택 내부에서 열 배출을 돕는 Heat Path Block이 적용될 예정이다. 37

그러나 ‘성능 2배’라는 표현을 곧바로 특정한 테라바이트/초(TB/s) 수치로 환산해서는 안 된다. 삼성전자는 HBM5의 절대 대역폭, 최종 용량, 확정된 적층 높이, 성능 측정 기준을 공개하지 않았다. 여기서 말하는 성능이 인터페이스 속도인지, 스택당 처리량인지, 시스템 수준의 성능인지 현재 공개된 자료만으로는 알기 어렵다. 7

따라서 HBM4E의 특정 시연 결과와 HBM5를 직접 비교하려면 동일한 성능 정의, 같은 스택 구성, 동등한 시험 조건이 필요하다. 지금 단계에서 확실히 말할 수 있는 것은 HBM5가 상당한 성능 향상을 목표로 하고 있다는 사실이지, 실제 양산 제품의 대역폭이 얼마가 될 것이라는 점은 아니다.

zHBM: 메모리를 AI 가속기 위에 직접 쌓는다

CUBE에서 가장 급진적인 부분은 zHBM이다. 일반적인 HBM은 고급 패키지나 인터포저를 통해 AI 가속기 옆에 배치된다. 반면 zHBM은 HBM을 CPU, GPU 또는 다른 AI 가속기 바로 위에 올려 메모리와 로직을 수직으로 결합하는 구조다. 81217

삼성전자는 이 구조를 구현하기 위해 웨이퍼 수준 통합과 하이브리드 구리 본딩을 활용할 계획이다. 구리와 구리를 직접 연결하면 기존 방식보다 더 짧고 촘촘한 신호 경로를 만들 수 있다. 삼성전자가 기대하는 효과는 데이터 이동 거리 단축, 대역폭 확대, 비트당 데이터 이동 에너지 절감이다. 17

삼성전자는 zHBM을 적용한 차세대 인터페이스 시스템이 기준 설계 대비 최대 8배의 성능, 최대 3배의 와트당 성능을 제공할 수 있다고 제시했다. 열 저항도 크게 낮추는 것이 목표다. 1618

zHBM 성능이 4배인지 8배인지 엇갈리는 이유

zHBM을 둘러싼 보도에서 ‘48배’ 또는 ‘8배’라는 숫자가 혼용되는 데는 비교 기준의 차이가 있다. 삼성전자의 가장 명확한 공개 표현은 zHBM을 포함한 차세대 인터페이스 시스템이 HBM5 대비 약 8배의 성능에 도달할 수 있다는 내용이다. 1822 반면 일부 보도는 zHBM을 HBM4E와 비교하거나 48배 범위로 설명한다. 11352

이 차이는 서로 다른 세대의 제품을 기준으로 삼았거나, 완성된 메모리 스택이 아닌 인터페이스 성능을 비교했기 때문일 수 있다. 삼성전자가 절대적인 대역폭과 세부 측정 조건을 공개하지 않은 만큼, 이를 검증된 양산 AI 시스템의 ‘4배’ 또는 ‘8배’ 성능 향상으로 받아들이기는 어렵다.

안전하게 해석하면 zHBM은 기존의 ‘가속기 옆 메모리’ 구조를 넘어, 메모리와 연산 로직 사이의 물리적 거리를 크게 줄이는 차세대 아키텍처 제안이다.

zHBM의 상용화 시점은 아직 미정

삼성전자는 zHBM을 개념 아키텍처로 제시했지만, 제공된 보도에서 확정적인 양산 일정은 밝히지 않았다. 특정 연도에 상용화된다는 전망은 삼성전자가 공식 확정한 가이던스라기보다 업계의 예상으로 봐야 한다. 1323

수직 적층은 발표 자료의 배수 수치만으로 끝나는 기술이 아니다. 열 관리, 본딩 수율, 검사 방식, 장기 신뢰성, 고객 가속기 패키지와의 호환성까지 해결해야 실제 제품이 될 수 있다.

zNAND-O는 서버용 HBM과 다른 해법

zNAND-O는 서버용 HBM과는 별개의 기술이다. 온디바이스 AI처럼 높은 저장 밀도와 일반 NAND보다 빠른 접근 속도를 동시에 요구하는 애플리케이션을 겨냥한 수직 통합 NAND 솔루션이다. 삼성전자는 DRAM보다 훨씬 높은 비트 밀도와 일반 NAND 대비 향상된 읽기 대역폭 및 전력 효율을 목표로 하고 있다. 4613

일부 보도는 2028년 고객 샘플 공급을 언급하지만, 제공된 자료 사이에서 일정의 확정 여부가 일관되게 확인되지는 않는다. 따라서 2028년은 확정 출시일이 아니라 삼성전자가 제시한 계획 또는 보도된 목표 시점으로 해석하는 편이 적절하다. 131416

DRAM 1위가 HBM 경쟁의 승리를 의미하지는 않는다

삼성전자는 전체 DRAM 시장에서 강한 출발점을 갖고 있다. 카운터포인트리서치에 따르면 2026년 2분기 삼성전자의 글로벌 DRAM 매출 점유율은 **39%**로, SK하이닉스의 26%, 마이크론의 **25%**를 앞섰다. 33

하지만 전체 DRAM 매출 점유율은 특정 HBM 세대나 3D 패키징 분야의 기술 우위를 뜻하지 않는다. 일반 DRAM 등 AI 가속기 이외의 시장도 포함된 통계이기 때문이다. 삼성전자가 HBM5, zHBM, 하이브리드 본딩 메모리에서 이미 경쟁사보다 앞섰다고 단정할 근거는 아직 부족하다.

결국 경쟁의 핵심은 현재 DRAM을 누가 더 많이 판매하느냐보다, 누가 새로운 아키텍처를 안정적인 고수율·대량 생산 패키지로 전환해 고객의 AI 시스템에 통합하느냐에 있다.

CUBE의 성패를 가를 네 가지 제조 과제

열 관리

메모리를 가속기 바로 위에 쌓으면 전기적 연결 거리는 짧아지지만, 메모리가 고열의 연산 칩과 같은 수직 열 경로에 놓인다. 실제 평가에서는 명목상 열 저항뿐 아니라 지속적인 접합 온도, 온도 구배, 핫스팟 제어, 냉각 시스템과의 호환성, 실제 AI 부하에서의 신뢰성을 확인해야 한다.

하이브리드 본딩 수율

zHBM은 웨이퍼의 정밀한 정렬과 깨끗하고 평탄한 본딩 표면을 요구한다. 연결 밀도와 본딩 면적이 커질수록 결함의 영향도 커질 수 있다. 양품 다이 선별, 공정 제어, 결함이 있는 조립체를 처리하는 방법이 수율과 비용을 좌우할 가능성이 높다.

검사와 장기 신뢰성

수직 패키지는 본딩 후 전기적 검사를 거쳐야 하며, 잠재적인 연결 결함도 찾아내야 한다. 휨과 기계적 응력, 전자 마이그레이션, 반복적인 열 사이클에 따른 열화까지 검증해야 하므로 제조 난도가 높아진다.

적층 높이와 패키지 통합

층을 추가하면 용량은 늘릴 수 있지만 냉각과 전력 공급, 기계적 신뢰성은 더 어려워질 수 있다. 최적의 설계는 AI 가속기의 전력 수준, 요구 용량, 냉각 시스템, 고객의 패키징 방식과 제조 생태계에 따라 달라질 것이다.

결론: CUBE의 진짜 시험대는 ‘배수’가 아니라 양산성

CUBE는 삼성전자가 더 빠른 DRAM만으로 경쟁하는 대신, 메모리와 로직을 수직으로 통합해 AI 메모리 병목을 해결하려는 전략이다. HBM5는 HBM4E 대비 성능 2배, 와트당 성능 20% 향상, 열 저항 20% 감소를 목표로 하는 비교적 가까운 제품 방향이다. zHBM은 메모리를 AI 가속기 위에 직접 적층하고 하이브리드 구리 본딩으로 데이터 이동 경로를 줄이는 장기적인 승부수다.

기술적으로는 의미 있는 로드맵이지만, 가장 큰 숫자들은 아직 정의가 완전하지 않은 개발 목표다. 삼성전자의 최종 경쟁력은 발표 자료의 ‘2배’나 ‘8배’라는 표현보다 열 특성, 본딩 수율, 검사 범위, 장기 신뢰성, 고객 패키지 통합을 실제 양산 수준으로 구현할 수 있는지에 달려 있다.

삼성전자가 인공지능(AI) 메모리의 병목을 풀기 위해 메모리를 단순히 나란히 배치된 칩의 집합이 아닌 3차원 시스템으로 바라보는 전략을 내놨다. 2026년 9월 1일 대만 타이베이에서 열린 SEMICON Taiwan 2026의 ‘Memory Executive Summit’에서 공개된 ‘CUBE’는 **Capacity(용량), Utilization(활용성·최적화), Bandwidth(대역폭), Efficiency(효율)**의 앞 글자를 딴 이름이다. 24

CUBE에는 비교적 가까운 시기에 제품화가 예상되는 차세대 HBM인 HBM5와, 메모리와 로직을 더 밀착시키는 장기적인 개념 아키텍처 zHBM, zNAND-O가 함께 포함된다. 다만 삼성전자가 공개한 내용은 완성된 양산 제품의 사양표가 아니라 개발 목표와 기술 구상에 가깝다는 점을 먼저 짚어야 한다.

CUBE가 겨냥한 네 가지 변화

용량: 보드 면적을 넓히지 않고 위로 확장

AI 가속기는 더 많은 메모리에 빠르게 접근해야 하지만, 인쇄회로기판(PCB) 면적과 패키지 크기, 전력 공급에는 한계가 있다. 삼성전자는 이 문제에 대해 메모리를 수평으로 넓히는 대신 수직으로 쌓아 같은 보드 면적에서 용량을 늘리겠다는 방향을 제시했다. 249

활용성: 층을 쌓는 것보다 배치를 최적화

CUBE의 활용성은 단순히 메모리 다이를 더 많이 적층하는 데 그치지 않는다. 로직과 메모리의 위치와 연결 관계를 최적화해 데이터가 불필요하게 먼 길을 이동하거나 비효율적인 경로에서 대기하는 시간을 줄이겠다는 의미다. 449

대역폭: 긴 수평 경로를 짧은 수직 연결로

AI 연산 로직과 메모리 사이의 거리가 짧아지면 데이터 이동 경로도 줄어든다. 삼성전자는 기존처럼 HBM을 가속기 옆에 배치하는 방식에서 벗어나, zHBM을 통해 조밀한 수직 연결을 구현하고 대역폭을 높이겠다는 구상이다. 812

효율: 데이터 이동에 드는 전력과 열을 함께 관리

데이터를 옮기는 과정 자체가 전력을 소비하고, 고밀도 AI 패키지는 더 많은 열을 발생시킨다. 따라서 CUBE는 대역폭, 소비전력, 열 저항을 서로 분리된 사양이 아니라 하나의 설계 과제로 다룬다. 551

HBM5의 목표는 성능 2배지만, 기준은 공개되지 않았다

삼성전자는 HBM4E 다음 세대 제품인 HBM5를 개발하면서 다음 목표를 제시했다.

• HBM4E 대비 성능 2배
• 와트당 성능 20% 향상
• 열 저항 20% 감소 126

관련 보도에 따르면 HBM5에는 1c급 DRAM 공정, 삼성전자의 2나노미터 기반 다이, 스택 내부에서 열 배출을 돕는 Heat Path Block이 적용될 예정이다. 37

그러나 ‘성능 2배’라는 표현을 곧바로 특정한 테라바이트/초(TB/s) 수치로 환산해서는 안 된다. 삼성전자는 HBM5의 절대 대역폭, 최종 용량, 확정된 적층 높이, 성능 측정 기준을 공개하지 않았다. 여기서 말하는 성능이 인터페이스 속도인지, 스택당 처리량인지, 시스템 수준의 성능인지 현재 공개된 자료만으로는 알기 어렵다. 7

따라서 HBM4E의 특정 시연 결과와 HBM5를 직접 비교하려면 동일한 성능 정의, 같은 스택 구성, 동등한 시험 조건이 필요하다. 지금 단계에서 확실히 말할 수 있는 것은 HBM5가 상당한 성능 향상을 목표로 하고 있다는 사실이지, 실제 양산 제품의 대역폭이 얼마가 될 것이라는 점은 아니다.

zHBM: 메모리를 AI 가속기 위에 직접 쌓는다

CUBE에서 가장 급진적인 부분은 zHBM이다. 일반적인 HBM은 고급 패키지나 인터포저를 통해 AI 가속기 옆에 배치된다. 반면 zHBM은 HBM을 CPU, GPU 또는 다른 AI 가속기 바로 위에 올려 메모리와 로직을 수직으로 결합하는 구조다. 81217

삼성전자는 이 구조를 구현하기 위해 웨이퍼 수준 통합과 하이브리드 구리 본딩을 활용할 계획이다. 구리와 구리를 직접 연결하면 기존 방식보다 더 짧고 촘촘한 신호 경로를 만들 수 있다. 삼성전자가 기대하는 효과는 데이터 이동 거리 단축, 대역폭 확대, 비트당 데이터 이동 에너지 절감이다. 17

삼성전자는 zHBM을 적용한 차세대 인터페이스 시스템이 기준 설계 대비 최대 8배의 성능, 최대 3배의 와트당 성능을 제공할 수 있다고 제시했다. 열 저항도 크게 낮추는 것이 목표다. 1618

zHBM 성능이 4배인지 8배인지 엇갈리는 이유

zHBM을 둘러싼 보도에서 ‘48배’ 또는 ‘8배’라는 숫자가 혼용되는 데는 비교 기준의 차이가 있다. 삼성전자의 가장 명확한 공개 표현은 zHBM을 포함한 차세대 인터페이스 시스템이 HBM5 대비 약 8배의 성능에 도달할 수 있다는 내용이다. 1822 반면 일부 보도는 zHBM을 HBM4E와 비교하거나 48배 범위로 설명한다. 11352

이 차이는 서로 다른 세대의 제품을 기준으로 삼았거나, 완성된 메모리 스택이 아닌 인터페이스 성능을 비교했기 때문일 수 있다. 삼성전자가 절대적인 대역폭과 세부 측정 조건을 공개하지 않은 만큼, 이를 검증된 양산 AI 시스템의 ‘4배’ 또는 ‘8배’ 성능 향상으로 받아들이기는 어렵다.

안전하게 해석하면 zHBM은 기존의 ‘가속기 옆 메모리’ 구조를 넘어, 메모리와 연산 로직 사이의 물리적 거리를 크게 줄이는 차세대 아키텍처 제안이다.

zHBM의 상용화 시점은 아직 미정

삼성전자는 zHBM을 개념 아키텍처로 제시했지만, 제공된 보도에서 확정적인 양산 일정은 밝히지 않았다. 특정 연도에 상용화된다는 전망은 삼성전자가 공식 확정한 가이던스라기보다 업계의 예상으로 봐야 한다. 1323

수직 적층은 발표 자료의 배수 수치만으로 끝나는 기술이 아니다. 열 관리, 본딩 수율, 검사 방식, 장기 신뢰성, 고객 가속기 패키지와의 호환성까지 해결해야 실제 제품이 될 수 있다.

zNAND-O는 서버용 HBM과 다른 해법

zNAND-O는 서버용 HBM과는 별개의 기술이다. 온디바이스 AI처럼 높은 저장 밀도와 일반 NAND보다 빠른 접근 속도를 동시에 요구하는 애플리케이션을 겨냥한 수직 통합 NAND 솔루션이다. 삼성전자는 DRAM보다 훨씬 높은 비트 밀도와 일반 NAND 대비 향상된 읽기 대역폭 및 전력 효율을 목표로 하고 있다. 4613

일부 보도는 2028년 고객 샘플 공급을 언급하지만, 제공된 자료 사이에서 일정의 확정 여부가 일관되게 확인되지는 않는다. 따라서 2028년은 확정 출시일이 아니라 삼성전자가 제시한 계획 또는 보도된 목표 시점으로 해석하는 편이 적절하다. 131416

DRAM 1위가 HBM 경쟁의 승리를 의미하지는 않는다

삼성전자는 전체 DRAM 시장에서 강한 출발점을 갖고 있다. 카운터포인트리서치에 따르면 2026년 2분기 삼성전자의 글로벌 DRAM 매출 점유율은 **39%**로, SK하이닉스의 26%, 마이크론의 **25%**를 앞섰다. 33

하지만 전체 DRAM 매출 점유율은 특정 HBM 세대나 3D 패키징 분야의 기술 우위를 뜻하지 않는다. 일반 DRAM 등 AI 가속기 이외의 시장도 포함된 통계이기 때문이다. 삼성전자가 HBM5, zHBM, 하이브리드 본딩 메모리에서 이미 경쟁사보다 앞섰다고 단정할 근거는 아직 부족하다.

결국 경쟁의 핵심은 현재 DRAM을 누가 더 많이 판매하느냐보다, 누가 새로운 아키텍처를 안정적인 고수율·대량 생산 패키지로 전환해 고객의 AI 시스템에 통합하느냐에 있다.

CUBE의 성패를 가를 네 가지 제조 과제

열 관리

메모리를 가속기 바로 위에 쌓으면 전기적 연결 거리는 짧아지지만, 메모리가 고열의 연산 칩과 같은 수직 열 경로에 놓인다. 실제 평가에서는 명목상 열 저항뿐 아니라 지속적인 접합 온도, 온도 구배, 핫스팟 제어, 냉각 시스템과의 호환성, 실제 AI 부하에서의 신뢰성을 확인해야 한다.

하이브리드 본딩 수율

zHBM은 웨이퍼의 정밀한 정렬과 깨끗하고 평탄한 본딩 표면을 요구한다. 연결 밀도와 본딩 면적이 커질수록 결함의 영향도 커질 수 있다. 양품 다이 선별, 공정 제어, 결함이 있는 조립체를 처리하는 방법이 수율과 비용을 좌우할 가능성이 높다.

검사와 장기 신뢰성

수직 패키지는 본딩 후 전기적 검사를 거쳐야 하며, 잠재적인 연결 결함도 찾아내야 한다. 휨과 기계적 응력, 전자 마이그레이션, 반복적인 열 사이클에 따른 열화까지 검증해야 하므로 제조 난도가 높아진다.

적층 높이와 패키지 통합

층을 추가하면 용량은 늘릴 수 있지만 냉각과 전력 공급, 기계적 신뢰성은 더 어려워질 수 있다. 최적의 설계는 AI 가속기의 전력 수준, 요구 용량, 냉각 시스템, 고객의 패키징 방식과 제조 생태계에 따라 달라질 것이다.

결론: CUBE의 진짜 시험대는 ‘배수’가 아니라 양산성

CUBE는 삼성전자가 더 빠른 DRAM만으로 경쟁하는 대신, 메모리와 로직을 수직으로 통합해 AI 메모리 병목을 해결하려는 전략이다. HBM5는 HBM4E 대비 성능 2배, 와트당 성능 20% 향상, 열 저항 20% 감소를 목표로 하는 비교적 가까운 제품 방향이다. zHBM은 메모리를 AI 가속기 위에 직접 적층하고 하이브리드 구리 본딩으로 데이터 이동 경로를 줄이는 장기적인 승부수다.

기술적으로는 의미 있는 로드맵이지만, 가장 큰 숫자들은 아직 정의가 완전하지 않은 개발 목표다. 삼성전자의 최종 경쟁력은 발표 자료의 ‘2배’나 ‘8배’라는 표현보다 열 특성, 본딩 수율, 검사 범위, 장기 신뢰성, 고객 패키지 통합을 실제 양산 수준으로 구현할 수 있는지에 달려 있다.