삼성전자와 SK하이닉스가 Hot Chips 2026에서 공개한 HBM 로드맵은 같은 문제를 서로 다른 방식으로 풀고 있음을 보여줬다. AI 가속기에 더 큰 대역폭을 공급하면서도 발열, 패키지 크기, 제조 난이도를 감당해야 한다는 과제다.

삼성전자는 속도와 고객 맞춤형 베이스 다이, 그리고 장기적으로 메모리를 프로세서에 직접 얹는 구조를 강조했다. SK하이닉스는 냉각, 패키지 휨(warpage), 인터커넥트, 더 높은 적층 구조의 물리적 한계 등 패키지 자체에 초점을 맞췄다. 23

다만 아래에 등장하는 수치는 독립 기관의 벤치마크 결과가 아니라, 기업이 제시한 제품 사양·로드맵 목표·설계상 주장으로 봐야 한다.

삼성 HBM4E, 현재 3.6TB/s에서 16Gbps·약 4TB/s로

삼성전자는 12단 HBM4E 샘플을 5월 말부터 주요 글로벌 고객사에 공급하기 시작했다고 밝혔다. 현재 샘플의 안정적인 핀 속도는 14Gbps이며, 성능은 16Gbps까지 확장할 수 있다는 설명이다. 12단 제품은 스택당 3.6TB/s 대역폭과 48GB 용량을 제시한다. 1718

핀당 16Gbps 구성이 구현되면 스택당 대역폭은 약 4TB/s에 이를 수 있다. 삼성전자는 8단과 16단 제품도 함께 제시하며, HBM4E가 하나의 고정된 제품이 아니라 가속기와 필요한 용량에 따라 여러 구성으로 전개될 수 있음을 시사했다. 1820

여기서 ‘현재 안정 속도’와 ‘확장 가능한 목표 속도’를 구분할 필요가 있다. 14Gbps는 현재 샘플의 안정 동작 사양이고, 16Gbps는 삼성전자가 목표로 제시한 상위 성능이다. 따라서 두 수치에서 계산한 대역폭을 이미 검증된 양산 제품의 실측 벤치마크처럼 받아들여서는 안 된다.

표준 HBM에서 고객 맞춤형 메모리로

삼성전자의 로드맵은 DRAM 속도를 높이거나 적층 단수를 늘리는 데서 그치지 않는다. 삼성은 **cHBM(custom HBM)**을 통해 고객의 AI 가속기에 맞춰 베이스 다이를 설계하는 방향을 제시했다. 메모리 패키지를 단순한 표준 부품이 아니라 전체 시스템 설계의 일부로 만들겠다는 의미다. 114

더 먼 단계에는 zHBM이 있다. 이는 프로세서 로직과 DRAM을 3차원으로 수직 통합하는 구조다. 삼성전자는 기존 2.5D 패키지에서 사용되는 인터포저와 SerDes 연결 경로의 일부를 줄이면 전력 효율과 대역폭을 크게 개선할 수 있다고 설명했다. 114

삼성은 zHBM이 관련 기존 구조보다 전력 효율을 약 70% 높이고 DRAM 대역폭을 두 배 이상 늘릴 수 있다고 제시했다. 그러나 이는 아직 상용 제품에서 확인된 측정치가 아니라 미래 아키텍처에 대한 회사 측 전망과 설계 주장이다. 13

속도가 오를수록 발열은 핵심 설계 변수가 된다

I/O 속도가 높아지고 메모리 스택이 촘촘해질수록 패키지 밖으로 빼내야 하는 열도 늘어난다. 삼성전자의 해법은 고전력 PHY(물리 계층) 영역 주변에 추가적인 방열 경로를 만드는 **HPB(Heat Path Block)**다. 삼성은 HPB가 PHY 면적의 50% 이상을 덮을 경우 최고 온도를 35% 이상 낮출 수 있다고 밝혔다. 1014

삼성은 HPB를 HBM4E에 구현해 검증했으며, HBM5에는 더욱 폭넓게 통합할 계획이라고 설명했다. 47 이는 냉각 기술이 더 이상 메모리 패키지를 보조하는 부가 기능에 머물지 않는다는 점을 보여준다. 이제 냉각 구조 자체가 인터페이스의 동작 속도와 제품 설계를 좌우하는 아키텍처 요소가 되고 있다.

SK하이닉스가 보는 HBM 확장: 결국 패키지의 문제

SK하이닉스는 HBM의 차세대 확장을 제조와 통합의 관점에서 접근했다. 발표에서는 대형 실리콘 인터포저를 사용하는 CoWoS-S, RDL 인터포저 기반 CoWoS-L, 그리고 인텔의 브리지 기반 EMIB 등 가속기와 HBM 스택을 연결하는 여러 방식을 비교했다.

각 방식은 배선, 다이 배치, 인터포저·기판 크기, 그리고 가속기 주변에 메모리 스택을 더 배치할 때 커지는 패키지 휨 문제에서 서로 다른 장단점을 갖는다. 1112

SK하이닉스가 공개한 패키지 정보는 이 설계가 얼마나 빡빡한 조건에서 이뤄지는지도 보여준다. HBM4 패키지는 약 775마이크로미터의 Z높이와 수천 개의 TSV 및 베이스 다이 마이크로 범프를 사용하는 것으로 설명됐다. 적층 구조가 높아질수록 더 얇은 다이, 좁아지는 간격, 기계적 응력, 열 배출을 제한된 패키지 공간 안에서 동시에 해결해야 한다. 1112

SK하이닉스의 로드맵에는 EMIB도 하나의 2.5D 통합 경로로 포함돼 있다. 다만 이는 해당 패키징 방식에 대한 기술적 관심이나 호환 가능성을 의미할 뿐, SK하이닉스와 인텔 사이에 확정된 상용 협력 관계가 있다는 뜻은 아니다. 12

iHBM은 패키지 안의 ‘국소 화점’을 겨냥한다

SK하이닉스는 HBM 내부의 특정 핫스팟 주변에 열전도율이 높은 소재를 배치하는 냉각 기술 iHBM도 개발하고 있다. 회사는 이 방식이 열저항을 30% 이상 낮출 수 있다고 주장했다. 29

삼성의 HPB와 비교하면 두 회사의 접근 방식 차이가 드러난다. 두 기술 모두 다이 간 연결부와 패키지 수준에서 발열을 해결하려 하지만, 삼성은 PHY 주변에 별도의 열 전달 구조를 만드는 데 초점을 맞추고, SK하이닉스는 내부 특정 지점에서 발생하는 열을 선택적으로 빼내는 방식에 무게를 둔다.

현재 공개된 수치는 모두 기업의 주장 또는 개발 개념에 기반한다. 따라서 HPB의 ‘최고 온도 35% 이상 감소’와 iHBM의 ‘열저항 30% 이상 감소’를 동일한 시험 조건에서 얻은 직접 비교 결과로 해석해서는 안 된다.

16단을 넘어설 열쇠는 하이브리드 본딩

기존 방식으로 층수를 계속 늘리면 결국 패키지 두께 한계에 부딪힌다. SK하이닉스는 16단을 넘어서는 적층을 위해 하이브리드 본딩을 연구하고 있다고 밝혔다. 이 기술이 적용되면 더 두꺼운 다이와 더 좁은 피치를 활용해 20단 이상 구조로 나아갈 가능성이 있다. 13

하지만 하이브리드 본딩이 HBM4E에 적용될 것으로 보지는 않는다는 것이 SK하이닉스의 설명이다. 가장 이른 목표 시점은 HBM5이며, 이 역시 확정된 제품 출시 일정이 아니라 개발 전망에 가깝다. 25

이 때문에 HBM5는 기술 전환점이 될 수 있다. HBM4E는 기존 적층·패키징 방식 안에서 속도와 용량을 높이려 하지만, 그 이후 세대는 적층을 계속 확장하기 위해 새로운 접합 방식과 열·기계 설계가 필요할 수 있다.

다음 HBM의 승부처는 대역폭만이 아니다

삼성전자의 발표는 차세대 경쟁력이 고객 맞춤형 설계와 프로세서·메모리의 긴밀한 통합에서 나올 수 있음을 보여준다. HBM4E 샘플은 단기적인 속도 향상을 제공하고, cHBM과 zHBM은 특정 가속기를 중심으로 설계된 메모리 패키지, 나아가 연산 칩과 직접 통합된 메모리를 지향한다. 118

SK하이닉스의 메시지는 성능 향상에 앞서 눈에 잘 띄지 않는 물리적 문제를 해결해야 한다는 것이다. 패키지 휨, 열저항, 배선 밀도, 스택 높이, 제조 수율이 모두 다음 세대 HBM의 실현 가능성을 결정한다. iHBM과 하이브리드 본딩 연구는 이런 제약을 무시하지 않고 적층 메모리의 확장 가능성을 넓히려는 시도다. 211

AI 가속기 설계자에게 결론은 분명하다. HBM 로드맵의 경쟁력은 더 이상 DRAM 다이의 속도만으로 결정되지 않는다. 삼성전자는 맞춤형 설계와 3D 통합에 베팅하고, SK하이닉스는 패키징 엔지니어링과 제조 완성도에 집중한다. 두 경로 모두 더 큰 대역폭, 더 많은 열, 더 높은 통합 복잡성 사이의 근본적인 trade-off를 아직 없애지는 못했다.

삼성전자와 SK하이닉스가 Hot Chips 2026에서 공개한 HBM 로드맵은 같은 문제를 서로 다른 방식으로 풀고 있음을 보여줬다. AI 가속기에 더 큰 대역폭을 공급하면서도 발열, 패키지 크기, 제조 난이도를 감당해야 한다는 과제다.

삼성전자는 속도와 고객 맞춤형 베이스 다이, 그리고 장기적으로 메모리를 프로세서에 직접 얹는 구조를 강조했다. SK하이닉스는 냉각, 패키지 휨(warpage), 인터커넥트, 더 높은 적층 구조의 물리적 한계 등 패키지 자체에 초점을 맞췄다. 23

다만 아래에 등장하는 수치는 독립 기관의 벤치마크 결과가 아니라, 기업이 제시한 제품 사양·로드맵 목표·설계상 주장으로 봐야 한다.

삼성 HBM4E, 현재 3.6TB/s에서 16Gbps·약 4TB/s로

삼성전자는 12단 HBM4E 샘플을 5월 말부터 주요 글로벌 고객사에 공급하기 시작했다고 밝혔다. 현재 샘플의 안정적인 핀 속도는 14Gbps이며, 성능은 16Gbps까지 확장할 수 있다는 설명이다. 12단 제품은 스택당 3.6TB/s 대역폭과 48GB 용량을 제시한다. 1718

핀당 16Gbps 구성이 구현되면 스택당 대역폭은 약 4TB/s에 이를 수 있다. 삼성전자는 8단과 16단 제품도 함께 제시하며, HBM4E가 하나의 고정된 제품이 아니라 가속기와 필요한 용량에 따라 여러 구성으로 전개될 수 있음을 시사했다. 1820

여기서 ‘현재 안정 속도’와 ‘확장 가능한 목표 속도’를 구분할 필요가 있다. 14Gbps는 현재 샘플의 안정 동작 사양이고, 16Gbps는 삼성전자가 목표로 제시한 상위 성능이다. 따라서 두 수치에서 계산한 대역폭을 이미 검증된 양산 제품의 실측 벤치마크처럼 받아들여서는 안 된다.

표준 HBM에서 고객 맞춤형 메모리로

삼성전자의 로드맵은 DRAM 속도를 높이거나 적층 단수를 늘리는 데서 그치지 않는다. 삼성은 **cHBM(custom HBM)**을 통해 고객의 AI 가속기에 맞춰 베이스 다이를 설계하는 방향을 제시했다. 메모리 패키지를 단순한 표준 부품이 아니라 전체 시스템 설계의 일부로 만들겠다는 의미다. 114

더 먼 단계에는 zHBM이 있다. 이는 프로세서 로직과 DRAM을 3차원으로 수직 통합하는 구조다. 삼성전자는 기존 2.5D 패키지에서 사용되는 인터포저와 SerDes 연결 경로의 일부를 줄이면 전력 효율과 대역폭을 크게 개선할 수 있다고 설명했다. 114

삼성은 zHBM이 관련 기존 구조보다 전력 효율을 약 70% 높이고 DRAM 대역폭을 두 배 이상 늘릴 수 있다고 제시했다. 그러나 이는 아직 상용 제품에서 확인된 측정치가 아니라 미래 아키텍처에 대한 회사 측 전망과 설계 주장이다. 13

속도가 오를수록 발열은 핵심 설계 변수가 된다

I/O 속도가 높아지고 메모리 스택이 촘촘해질수록 패키지 밖으로 빼내야 하는 열도 늘어난다. 삼성전자의 해법은 고전력 PHY(물리 계층) 영역 주변에 추가적인 방열 경로를 만드는 **HPB(Heat Path Block)**다. 삼성은 HPB가 PHY 면적의 50% 이상을 덮을 경우 최고 온도를 35% 이상 낮출 수 있다고 밝혔다. 1014

삼성은 HPB를 HBM4E에 구현해 검증했으며, HBM5에는 더욱 폭넓게 통합할 계획이라고 설명했다. 47 이는 냉각 기술이 더 이상 메모리 패키지를 보조하는 부가 기능에 머물지 않는다는 점을 보여준다. 이제 냉각 구조 자체가 인터페이스의 동작 속도와 제품 설계를 좌우하는 아키텍처 요소가 되고 있다.

SK하이닉스가 보는 HBM 확장: 결국 패키지의 문제

SK하이닉스는 HBM의 차세대 확장을 제조와 통합의 관점에서 접근했다. 발표에서는 대형 실리콘 인터포저를 사용하는 CoWoS-S, RDL 인터포저 기반 CoWoS-L, 그리고 인텔의 브리지 기반 EMIB 등 가속기와 HBM 스택을 연결하는 여러 방식을 비교했다.

각 방식은 배선, 다이 배치, 인터포저·기판 크기, 그리고 가속기 주변에 메모리 스택을 더 배치할 때 커지는 패키지 휨 문제에서 서로 다른 장단점을 갖는다. 1112

SK하이닉스가 공개한 패키지 정보는 이 설계가 얼마나 빡빡한 조건에서 이뤄지는지도 보여준다. HBM4 패키지는 약 775마이크로미터의 Z높이와 수천 개의 TSV 및 베이스 다이 마이크로 범프를 사용하는 것으로 설명됐다. 적층 구조가 높아질수록 더 얇은 다이, 좁아지는 간격, 기계적 응력, 열 배출을 제한된 패키지 공간 안에서 동시에 해결해야 한다. 1112

SK하이닉스의 로드맵에는 EMIB도 하나의 2.5D 통합 경로로 포함돼 있다. 다만 이는 해당 패키징 방식에 대한 기술적 관심이나 호환 가능성을 의미할 뿐, SK하이닉스와 인텔 사이에 확정된 상용 협력 관계가 있다는 뜻은 아니다. 12

iHBM은 패키지 안의 ‘국소 화점’을 겨냥한다

SK하이닉스는 HBM 내부의 특정 핫스팟 주변에 열전도율이 높은 소재를 배치하는 냉각 기술 iHBM도 개발하고 있다. 회사는 이 방식이 열저항을 30% 이상 낮출 수 있다고 주장했다. 29

삼성의 HPB와 비교하면 두 회사의 접근 방식 차이가 드러난다. 두 기술 모두 다이 간 연결부와 패키지 수준에서 발열을 해결하려 하지만, 삼성은 PHY 주변에 별도의 열 전달 구조를 만드는 데 초점을 맞추고, SK하이닉스는 내부 특정 지점에서 발생하는 열을 선택적으로 빼내는 방식에 무게를 둔다.

현재 공개된 수치는 모두 기업의 주장 또는 개발 개념에 기반한다. 따라서 HPB의 ‘최고 온도 35% 이상 감소’와 iHBM의 ‘열저항 30% 이상 감소’를 동일한 시험 조건에서 얻은 직접 비교 결과로 해석해서는 안 된다.

16단을 넘어설 열쇠는 하이브리드 본딩

기존 방식으로 층수를 계속 늘리면 결국 패키지 두께 한계에 부딪힌다. SK하이닉스는 16단을 넘어서는 적층을 위해 하이브리드 본딩을 연구하고 있다고 밝혔다. 이 기술이 적용되면 더 두꺼운 다이와 더 좁은 피치를 활용해 20단 이상 구조로 나아갈 가능성이 있다. 13

하지만 하이브리드 본딩이 HBM4E에 적용될 것으로 보지는 않는다는 것이 SK하이닉스의 설명이다. 가장 이른 목표 시점은 HBM5이며, 이 역시 확정된 제품 출시 일정이 아니라 개발 전망에 가깝다. 25

이 때문에 HBM5는 기술 전환점이 될 수 있다. HBM4E는 기존 적층·패키징 방식 안에서 속도와 용량을 높이려 하지만, 그 이후 세대는 적층을 계속 확장하기 위해 새로운 접합 방식과 열·기계 설계가 필요할 수 있다.

다음 HBM의 승부처는 대역폭만이 아니다

삼성전자의 발표는 차세대 경쟁력이 고객 맞춤형 설계와 프로세서·메모리의 긴밀한 통합에서 나올 수 있음을 보여준다. HBM4E 샘플은 단기적인 속도 향상을 제공하고, cHBM과 zHBM은 특정 가속기를 중심으로 설계된 메모리 패키지, 나아가 연산 칩과 직접 통합된 메모리를 지향한다. 118

SK하이닉스의 메시지는 성능 향상에 앞서 눈에 잘 띄지 않는 물리적 문제를 해결해야 한다는 것이다. 패키지 휨, 열저항, 배선 밀도, 스택 높이, 제조 수율이 모두 다음 세대 HBM의 실현 가능성을 결정한다. iHBM과 하이브리드 본딩 연구는 이런 제약을 무시하지 않고 적층 메모리의 확장 가능성을 넓히려는 시도다. 211

AI 가속기 설계자에게 결론은 분명하다. HBM 로드맵의 경쟁력은 더 이상 DRAM 다이의 속도만으로 결정되지 않는다. 삼성전자는 맞춤형 설계와 3D 통합에 베팅하고, SK하이닉스는 패키징 엔지니어링과 제조 완성도에 집중한다. 두 경로 모두 더 큰 대역폭, 더 많은 열, 더 높은 통합 복잡성 사이의 근본적인 trade-off를 아직 없애지는 못했다.