CXMT는 2026년 9월 20일 G5 D램 플랫폼의 양산을 발표하며, 8Gb 환산 기준 웨이퍼당 총 칩 수가 G4보다 최소 50% 많다고 밝혔다. 회사가 제시한 G5의 구조 수치는 메모리 어레이 활성 영역 반피치 11.95nm, 커패시터 종횡비 45:1, 코어 셀 어레이 높이 6,762nm다.
CXMT는 2026년 9월 20일 G5 D램 플랫폼의 양산을 발표하며, 8Gb 환산 기준 웨이퍼당 총 칩 수가 G4보다 최소 50% 많다고 밝혔다.
회사가 제시한 G5의 구조 수치는 메모리 어레이 활성 영역 반피치 11.95nm, 커패시터 종횡비 45:1, 코어 셀 어레이 높이 6,762nm다.
24Gb LPDDR5X 제품 2종은 각각 496볼·245볼 패키지를 사용한다. CXMT는 두 제품이 양산 중이라고 밝혔지만, 패키지별 고객 출하 시점과 물량은 확인되지 않았다.
What did ChangXin Memory Technologies announce about mass production of its fifth-generation G5 DRAM platform at the 2026 World ManufacturinIllustration; not a photograph of CXMT’s G5 chips or manufacturing facilities.
AI 프롬프트
Create a landscape editorial hero image for this Studio Global article: What did ChangXin Memory Technologies announce about mass production of its fifth-generation G5 DRAM platform at the 2026 World Manufacturin. Article summary: ChangXin Memory Technologies (CXMT) announced at the 2026 World Manufacturing Convention in Hefei that its fifth-generation G5 DRAM platform had entered mass production. It also unveiled two G5-based LPDDR5X products, wh. Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts w
openai.com
중국 메모리 반도체 업체 창신메모리테크놀로지(CXMT)는 2026년 9월 20일 중국 허페이에서 열린 세계제조업대회에서 5세대 D램 기술 플랫폼 ‘G5’의 양산을 발표했다. 함께 공개한 G5 기반 LPDDR5X 제품 2종도 양산 단계에 들어갔다고 밝혔다. 발표에서 가장 주목할 숫자는 웨이퍼당 칩 수 최소 50% 증가다. 다만 이는 고객에게 공급할 수 있는 정상 칩의 수가 아니라, 불량 선별 전 웨이퍼에서 얻는 총 칩 수를 뜻한다.198
‘50% 증가’는 무엇을 비교했나
CXMT는 저장 용량을 8Gb 제품 기준으로 환산해 G5와 이전 G4 플랫폼을 비교했다. 그 결과 G5에서 웨이퍼당 얻을 수 있는 총 칩(다이) 수가 최소 50% 많다는 설명이다. 이 수치에는 이후 검사에서 불량으로 판정될 칩도 포함된다. 따라서 이것만으로 정상 칩 생산량이나 수율, 고객 출하량까지 50% 늘었다고 판단할 수는 없다.384
G5 공정에서 달라진 점
CXMT에 따르면 G5는 자기정렬 4중 패터닝(SAQP)을 적용해 메모리 어레이 활성 영역의 반피치 11.95nm를 구현했다. 반피치는 어레이에서 반복되는 구조의 간격을 나타내는 수치로, 칩의 모든 부분이 11.95nm 크기라는 뜻은 아니다. 회사는 공정 흐름과 소재를 바꿔 어레이 커패시터의 종횡비 45:1을 달성하고, D램에 최적화한 고유전율 금속 게이트 공정으로 코어 셀 어레이 높이 6,762nm를 구현했다고도 밝혔다. 모두 CXMT가 제시한 구조 측정치이며, 독립적인 성능 시험 결과는 아니다.19201
새 LPDDR5X는 양산 중인가, 고객에게 출하됐나
G5를 적용한 신제품은 각각 24Gb 용량의 LPDDR5X 2종이다. CXMT는 이전 세대의 비교 대상 제품보다 용량이 50% 크다고 설명했다. 패키지는 496볼과 245볼 두 가지이며, 스마트폰과 기타 휴대용 소비자 전자기기를 겨냥한다. 회사는 두 제품 모두 양산에 들어갔다고 밝혔다.2610
양산 개시와 고객 출하는 구분해야 한다. 확인 가능한 CXMT 발표만으로는 각 패키지의 고객 출하 시점이나 물량을 알 수 없다. 차이나데일리는 24Gb LPDDR5X 칩이 이미 중국 플래그십 스마트폰에 사용되고 있다고 보도했지만, 496볼과 245볼 두 버전의 공급 현황을 각각 확인한 것은 아니다.1923
Studio Global AI
연구를 계속하세요
이 페이지에는 Studio Global 내에서 계속할 수 있는 소스 기반 답변이 포함되어 있습니다.
"CXMT의 G5 D램 양산, ‘50% 증가’는 무엇을 뜻하나"에 대한 짧은 대답은 무엇입니까?
CXMT는 2026년 9월 20일 G5 D램 플랫폼의 양산을 발표하며, 8Gb 환산 기준 웨이퍼당 총 칩 수가 G4보다 최소 50% 많다고 밝혔다.
먼저 검증할 핵심 포인트는 무엇인가요?
CXMT는 2026년 9월 20일 G5 D램 플랫폼의 양산을 발표하며, 8Gb 환산 기준 웨이퍼당 총 칩 수가 G4보다 최소 50% 많다고 밝혔다. 회사가 제시한 G5의 구조 수치는 메모리 어레이 활성 영역 반피치 11.95nm, 커패시터 종횡비 45:1, 코어 셀 어레이 높이 6,762nm다.
실무에서는 다음으로 무엇을 해야 합니까?
24Gb LPDDR5X 제품 2종은 각각 496볼·245볼 패키지를 사용한다. CXMT는 두 제품이 양산 중이라고 밝혔지만, 패키지별 고객 출하 시점과 물량은 확인되지 않았다.