Axera M9 ADAS 칩 공개: 720 TOPS M97과 360 TOPS M95의 차이

Axera는 5nm 공정의 차량용 첨단운전자보조시스템(ADAS) SoC 제품군 M9를 공개했다. 최상위 모델 **M97(M9x-720T)**은 등가 AI 연산성능 720 TOPS, 주력 모델 **M95(M9x-360T)**는 360 TOPS를 내세운다. 정식 출시는 9월 8일 이뤄졌으며, 9월 15일 보도는 이 제품군의 구성과 시장 포지셔닝을 정리했다. 1121

핵심은 성능 등급이 달라도 소프트웨어를 최대한 재활용할 수 있도록 한 점이다. Axera는 두 칩이 공통 아키텍처와 툴체인, 재사용 가능한 소프트웨어 자산을 공유한다고 설명한다. 완성차 업체와 티어1 공급사는 보조주행 애플리케이션을 처음부터 다시 개발하지 않고 성능 등급별로 확장할 수 있다는 구상이다. 11

M97과 M95, 무엇이 다른가

사양	M97	M95
공정	5nm 차량용	5nm 차량용
표방 등가 AI 연산성능	720 TOPS	360 TOPS
CPU	Arm Cortex-A78AE 16코어	Arm Cortex-A78AE 10코어
등가 메모리 대역폭	460GB/s	260GB/s
메모리 구성	36 / 48 / 64 / 96GB	12 / 18 / 24GB
ISP 입력	최대 카메라 16개, 초당 45억 픽셀	최대 카메라 14개, 초당 26억 픽셀

M97은 플래그십 차량의 도심 NOA(내비게이션 기반 보조주행), VLA, 월드 모델 계열 워크로드, 그리고 콕핏과 주행 인지를 결합한 구성에 초점을 맞춘다. 반면 M95는 비용 민감도가 더 높은 대중형 시장에서 원스테이지 엔드투엔드 주행 시스템을 겨냥한다. 721

두 칩은 AEC-Q100 차량용 요구사항을 충족하며, 칩 내부에 ASIL-D 락스텝 안전 아일랜드를 탑재하고 칩 전체 기준 ASIL-B 등급을 달성했다고 Axera는 밝혔다. 듀얼 칩 이중화 구성도 지원한다. 47

M9 플랫폼에 들어간 세 가지 자체 개발 블록

M9에는 AI 추론용 NPU, 카메라 영상 처리용 ISP, 그리고 전처리·센서 작업을 담당하는 **CVA(컴퓨터 비전 가속기)**가 결합됐다.

NPU: 모델 유연성과 데이터 이동 최소화

Axera에 따르면 NPU는 차량 기능안전을 고려한 멀티코어·멀티클러스터 구조를 채택했다. FP4, INT8, FP8, BF16 정밀도를 지원하며, CPU와 NPU 사이에 하드웨어 수준의 제로카피 전송을 구현해 데이터 이동을 줄인다고 설명한다. 또한 툴체인을 통해 알고리즘 적응 기간을 수개월에서 수주 단위로 단축할 수 있다고 주장한다. 2122

다만 이는 표준화된 독립 벤치마크 결과가 아니라 제조사 측의 제품 설명과 성능 주장이다. 대형 인지·계획 모델에서는 TOPS라는 수치뿐 아니라 메모리 트래픽, 소프트웨어 통합 작업도 실제 성능을 좌우할 수 있다는 점에서 함께 볼 필요가 있다.

ISP: 한 카메라 입력에서 서로 다른 두 결과물

ISP는 이중 파이프라인 방식으로 설계됐다. 하나는 AI 인지에 맞춘 머신비전 경로이고, 다른 하나는 운전자나 탑승자가 보는 화면 품질에 맞춘 휴먼비전 경로다. M97 기준으로 Axera는 ISP 지연시간 10ms 미만, 최대 카메라 16개 입력, 초당 45억 픽셀 처리량을 제시했다. 2122

CVA: 비전·센서 작업의 오프로딩

CVA는 이미지 전처리, 컴퓨터 비전 연산자 처리, 라이다 포인트 클라우드 처리, 다중 센서 시간 동기화 등을 담당하도록 설계됐다. 이 작업들을 CPU와 NPU에서 분리해 NPU 자원을 추론에 더 집중시키는 것이 Axera가 제시한 목적이다. 11

듀얼 칩 구성과 성능 주장의 해석

Axera는 M9을 듀얼 칩 이중화 구성과 콕핏·주행 통합 보드 구성에 모두 활용할 수 있다고 소개했다. 회사 설명에 따르면 M97 두 개를 사용하면 약 1,440 TOPS, M95 두 개를 사용하면 720 TOPS 수준의 연산성능을 구성할 수 있다. 11

회사 내부 테스트 기준으로는 M9 시스템의 프레임 레이트가 ‘업계 수준’보다 1.5배 이상 높고, M95의 엔드투엔드 성능은 업계 평균보다 2배 이상, M97의 VLA 성능은 1.5배 이상 높다고 주장했다. ISP 경로 지연시간은 약 70% 낮췄다는 설명도 내놨다. 1819

이 수치들은 신중하게 해석해야 한다. 현재 제공된 보도는 Axera의 내부 시험 결과를 인용하고 있으며, 같은 모델·센서·소프트웨어 스택·운용 조건에서 비교한 독립 제3자 ADAS 벤치마크는 확인되지 않는다.

상위 알고리즘은 고객에게 맡기는 ‘오픈 컴퓨팅 베이스’ 전략

Axera는 완성차 업체나 티어1과 경쟁할 수 있는 상위 지능주행 알고리즘 사업에는 진출하지 않고, 컴퓨팅 기반 공급자로 남겠다는 방침을 밝혔다. 원칙적으로 고객이 M9 하드웨어 위에서 어떤 알고리즘과 주행 스택을 쓸지 주도권을 갖게 하려는 전략이다. 8

회사는 2026년 8월까지 전 세계 지능주행 칩 누적 출하량이 160만 개를 넘었으며, 이전 세대 M5 제품군은 이미 차량 양산에 투입됐다고 밝혔다. 8

현재 단계는 샘플·완성차 평가…대규모 탑재 확인은 아직

M97은 2026년 2월 웨이퍼 반입 후 구동에 성공했고, 상반기에 엔지니어링 샘플 공급을 마쳤다. Axera의 홍콩거래소 공시에 따르면 여러 주요 완성차 업체가 솔루션 평가와 선정 절차를 공식적으로 시작했다. M95는 2026년 7월 구동에 성공했다. 5

이는 중요한 개발 진척이지만 M97의 광범위한 차량 양산 탑재를 뜻하지는 않는다. 향후에는 실명 디자인윈, 양산 일정, 그리고 피크 연산성능이나 내부 프레임 레이트 주장과 비교 가능한 독립적 실도로 성능 검증이 주요 확인 포인트가 될 전망이다.