인텔 파운드리의 승부수, '18A-P'가 TSMC에 던지는 도전장

2026년 6월 16일, 호놀룰루에서 열린 VLSI 심포지엄에서 인텔 파운드리는 반도체 업계가 주목하는 중요한 이정표를 세웠다. 자사의 가장 진보된 18A 공정의 첫 번째 성능 강화 버전인 ‘인텔 18A-P’가 공식적으로 위험 생산(Risk Production) 단계에 돌입한 것이다 . 이는 단순한 일정표 상의 진척이 아니다. TSMC를 추격하려는 인텔 파운드리의 실행력을 증명하는 중대한 시험대이며, 고객사의 대규모 수주를 위한 필수 관문이다 .

위험 생산이란, 기술이 어느 정도 안정화되어 실제 제품 생산 라인에서 제한된 물량의 완전한 웨이퍼를 제조하는 초기 단계를 의미한다. 이는 대량 양산 직전 최종 기술 검증 단계로, 인텔과 파트너사는 결함률, 성능, 변동성 데이터를 수집하며 본격적인 양산을 준비하게 된다 .

숫자로 보는 18A-P: 성능과 전력 효율의 미묘한 균형

이번 심포지엄의 ‘첨단 CMOS 기술’ 세션에서 하이라이트 논문으로 소개된 18A-P의 핵심 가치는 설계 유연성에 있다 . 이 공정을 사용하는 칩 설계자는 기존 18A 공정(0.75V 기준)과 비교해 두 가지 선택지를 얻는다 :

• 동일한 전력 소비로 최대 9% 더 빠른 성능
• 같은 작업 속도에서 최대 18% 더 낮은 전력 소비

이러한 성능 향상은 기존의 미세화 공정(일반적인 공정 축소)과는 다른 기술적 혁신을 통해 달성됐다.

• 트랜지스터 다양성과 균일성 강화: 논리 회로의 문턱 전압(VT) 조합을 추가하고, 공정 편차(스큐)를 대폭 줄여 웨이퍼 상의 칩 성능을 한층 균일하게 만들었다. 고밀도(HD) 및 고성능(HP) 셀 라이브러리에 저전력 및 초고성능 디바이스 옵션도 새롭게 추가됐다 .
• 파워 부스트(Power Boost) 기술 도입: ‘이중 접촉(Dual-contact) 구조’를 가진 새로운 저저항 트랜지스터 옵션으로, 정전 용량 증가를 최소화하면서 구동 전류와 작동 속도를 극대화한다. 전력 소모를 비례적으로 늘리지 않고 속도만 높인 셈이다 .

발열을 잡은 기술, PowerVia의 진화

고성능 컴퓨팅의 영원한 숙제인 발열 제어에서도 의미 있는 진전이 있었다. 18A-P는 인텔이 18A 공정에서 **세계 최초로 상용화한 ‘PowerVia’ 후면 전력 공급 기술(BSPD)**을 계승해 한 단계 더 발전시켰다 . 소재와 설계 혁신을 통해 이전 세대 대비 열 저항을 20~40% 개선하고, 비아(via) 저항을 10~30% 낮췄다 . 단순히 더 빠르고 전력 소모가 적은 것을 넘어, 칩 자체의 열을 식히기가 훨씬 수월해졌다는 뜻이다. 이는 발열이 생명인 데이터센터나 AI 연산을 위한 핵심 경쟁력이다.

결정적 장점: 처음부터 다시 설계할 필요 없다

파운드리 사업에서 외부 고객을 확보하려면 기술력만으로는 부족하다. 공급망의 편의성과 비용 절감이 무엇보다 중요하다. 인텔이 18A-P에서 내세우는 가장 강력한 무기는 **18A 공정과의 완벽한 설계 규칙 호환성(Design Rule Compatibility)**이다 .

이는 전략적으로 매우 영리한 선택이다. 고객이 이미 18A 공정에 맞춰 완성한 칩 설계 자산(IP)이 있다면, 큰 재설계 비용 없이 18A-P의 성능 및 전력 혜택을 그대로 누릴 수 있다. 기존 설계를 그대로 가져와 재컴파일하기만 하면 즉시 업그레이드된 성능을 얻을 수 있어, 도입 위험과 비용이 획기적으로 줄어든다 . 18A-P는 새로운 플랫폼이 아니라, ‘드롭인(Drop-in) 업그레이드’에 가깝다 .

애플이 정말 올까? 루머에서 현실로

예정된 일정에 맞춰 위험 생산에 돌입했다는 소식은 인텔 파운드리가 믿을 수 있는 장기 파트너라는 신호를 시장에 전달하기에 충분하다. 그리고 이 신뢰도는 지금 업계에서 가장 흥미로운 시나리오인 애플과의 잠재적 계약으로 직결된다.

애플은 그동안 TSMC에 전적으로 의존해 왔지만, 인텔 18A를 자사의 M 시리즈 프로세서에 도입하는 방안을 적극적으로 검토하고 있다는 관측이 꾸준히 제기되어 왔다. 대만의 유명 애플 전문가인 궈밍치 TF 인터내셔널 애널리스트는 애플이 인텔과 비밀유지계약(NDA)을 맺고 **18A-P의 설계 키트(PDK 0.9.1 버전)**을 받았으며, 긍정적인 내부 시뮬레이션 결과를 바탕으로 최종 1.0 버전 출시를 기다리고 있다고 언급했다 .

여기서 그치지 않는다. 키뱅크 캐피털 마켓츠의 애널리스트 존 빈은 “우리의 취재 결과, 인텔 파운드리는 2027년 생산을 목표로 맥북과 아이패드용 저가형 M 시리즈 프로세서의 고객사로 애플을 유치하는 데 성공했다”는 내용의 보고서를 발표하기도 했다 . 설계 규칙이 동일하다는 점은, 애플이 처음에는 위험 부담이 적은 18A 설계로 시작해, 이후 최종 제품을 더 높은 수율의 18A-P 웨이퍼로 자연스럽게 전환할 수 있음을 의미한다 .

애플 외에도 구글이 차세대 AI 가속기인 TPU v8e에 인텔의 첨단 패키징 기술(EMIB)을 활용하는 방안을 모색 중이라는 소식이 전해지며, 인텔의 제조 생태계에 대한 외부 관심이 점차 확대되고 있다 .

18A-P 그 너머: 나노를 넘어 원자 시대로

인텔은 VLSI 심포지엄에서 당장의 18A-P 성과만을 강조한 것이 아니다. **인텔 펠로우인 에릭 칼(Eric Karl)**의 초청 강연에서는 이번에 상용화된 리본펫(RibbonFET, GAA) 트랜지스터와 파워비아(PowerVia) 기술이 향후 로직 노드를 위한 확장 가능한 기반이 될 것임을 정량적인 수치와 함께 제시했다. 여기에는 11%의 라우팅 면적 감소와 10배의 동적 전압 강하 개선을 통한 최대 6%의 주파수 향상 가능성 등이 포함됐다 .

더 먼 미래를 위한 기술도 암시됐다. 인텔은 NMOS와 PMOS 트랜지스터를 수직으로 쌓아 집적도를 비약적으로 높이는 차세대 구조인 CFET(상보형 전계효과 트랜지스터) 연구 데이터를 공개하며 ‘포스트 2나노 시대’를 위한 청사진을 제시했다. 45nm 게이트 피치, PowerVia 통합, 직접 후면 접촉 등이 포함된 이 프로토타입은 무어의 법칙이 앞으로 어떤 형태로든 지속될 것이라는 강력한 신호탄이다 .

인텔 파운드리에게 있어 18A-P는 실행력을 증명하고, 측정 가능한 세대별 성능 향상(PPA)을 제공하며, 외부 고객들이 가장 선호하는 ‘단순하고 위험 부담이 적은 길’을 제시할 수 있다는 가장 확실한 증거가 되고 있다. 이제 이 기술이 애플, 구글과 같은 거물들의 실제 도장이 찍힌 계약서로 이어질 수 있을지가 향후 12개월 간 반도체 시장의 최대 관전 포인트가 될 전망이다.