엔비디아 차세대 AI 칩 '파인만' 2028년 양산…TSMC A16 공정·CoPoS 패키징·CPO 올인
엔비디아 차세대 AI 칩 플랫폼 '파인만(Feynman)', 2028년 하반기 양산 목표 [7, 14] TSMC 1.6nm급 A16 공정(GAA 트랜지스터·백사이드 전력 공급) 적용, 토큰당 비용 10배 절감·추론 속도 5배 향상 [7, 10] SoIC 3D 적층·CoPoS(패널 수준 패키징)·CPO(공집적 광학) 동시 도입…TSMC 차이이 AP7·타이난 AP8 캠퍼스 증설 속도 [11, 14, 28]
엔비디아 차세대 AI 칩 플랫폼 '파인만(Feynman)', 2028년 하반기 양산 목표 [7, 14]
TSMC 1.6nm급 A16 공정(GAA 트랜지스터·백사이드 전력 공급) 적용, 토큰당 비용 10배 절감·추론 속도 5배 향상 [7, 10]
SoIC 3D 적층·CoPoS(패널 수준 패키징)·CPO(공집적 광학) 동시 도입…TSMC 차이이 AP7·타이난 AP8 캠퍼스 증설 속도 [11, 14, 28]
CoPoS 패키징, 9.5배 포토마스크 크기 초대형 패키지 구현…밍치궈 분석가
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
AI 프롬프트
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
엔비디아의 차세대 AI 칩 플랫폼, 코드명 '파인만(Feynman)'은 1.6nm 공정, 새로운 패널 수준 패키징, 광학 인터커넥트를 하나로 묶는 대규모 아키텍처 도약을 예고하고 있다. 이 칩이 AI 공급망 전체에 어떤 의미를 갖는지, 그 제조 생태계는 어떻게 준비되고 있는지 지금까지 알려진 모든 정보를 정리했다.
파인만 아키텍처와 성능 목표
엔비디아는 파인만을 2028년 하반기에 양산하는 것을 목표로 하고 있으며, 공급망을 가속화해 이 일정을 맞추고 있는 것으로 알려졌다 . GTC 2026에서 엔비디아는 이 아키텍처에 대한 첫 번째 심층 기술 설명을 제공했다 .
이 칩은 TSMC의 A16 공정(1.6nm급 노드) 위에 구축된다. A16은 GAA(Gate-All-Around) 트랜지스터와 백사이드 전력 공급(Backside Power Delivery) 기술을 특징으로 한다. TSMC는 2026년 하반기부터 A16 양산을 시작할 계획이며, 엔비디아가 첫 번째 고객이 될 것으로 예상된다 .
Studio Global AI
연구를 계속하세요
이 페이지에는 Studio Global 내에서 계속할 수 있는 소스 기반 답변이 포함되어 있습니다.
엔비디아 차세대 AI 칩 '파인만' 2028년 양산…TSMC A16 공정·CoPoS 패키징·CPO 올인
엔비디아 차세대 AI 칩 플랫폼 '파인만(Feynman)', 2028년 하반기 양산 목표 [7, 14] TSMC 1.6nm급 A16 공정(GAA 트랜지스터·백사이드 전력 공급) 적용, 토큰당 비용 10배 절감·추론 속도 5배 향상 [7, 10] SoIC 3D 적층·CoPoS(패널 수준 패키징)·CPO(공집적 광학) 동시 도입…TSMC 차이이 AP7·타이난 AP8 캠퍼스 증설 속도 [11, 14, 28]
엔비디아 차세대 AI 칩 플랫폼 '파인만(Feynman)', 2028년 하반기 양산 목표 [7, 14]
TSMC 1.6nm급 A16 공정(GAA 트랜지스터·백사이드 전력 공급) 적용, 토큰당 비용 10배 절감·추론 속도 5배 향상 [7, 10]
SoIC 3D 적층·CoPoS(패널 수준 패키징)·CPO(공집적 광학) 동시 도입…TSMC 차이이 AP7·타이난 AP8 캠퍼스 증설 속도 [11, 14, 28]
CoPoS 패키징, 9.5배 포토마스크 크기 초대형 패키지 구현…밍치궈 분석가
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
AI 프롬프트
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
엔비디아의 차세대 AI 칩 플랫폼, 코드명 '파인만(Feynman)'은 1.6nm 공정, 새로운 패널 수준 패키징, 광학 인터커넥트를 하나로 묶는 대규모 아키텍처 도약을 예고하고 있다. 이 칩이 AI 공급망 전체에 어떤 의미를 갖는지, 그 제조 생태계는 어떻게 준비되고 있는지 지금까지 알려진 모든 정보를 정리했다.
파인만 아키텍처와 성능 목표
엔비디아는 파인만을 2028년 하반기에 양산하는 것을 목표로 하고 있으며, 공급망을 가속화해 이 일정을 맞추고 있는 것으로 알려졌다 . GTC 2026에서 엔비디아는 이 아키텍처에 대한 첫 번째 심층 기술 설명을 제공했다 .
이 칩은 TSMC의 A16 공정(1.6nm급 노드) 위에 구축된다. A16은 GAA(Gate-All-Around) 트랜지스터와 백사이드 전력 공급(Backside Power Delivery) 기술을 특징으로 한다. TSMC는 2026년 하반기부터 A16 양산을 시작할 계획이며, 엔비디아가 첫 번째 고객이 될 것으로 예상된다 .
Studio Global AI
연구를 계속하세요
이 페이지에는 Studio Global 내에서 계속할 수 있는 소스 기반 답변이 포함되어 있습니다.
성능 면에서 파인만은 이전 세대 아키텍처 대비 토큰당 비용을 10분의 1로 낮추고, 추론 속도를 5배 향상시키는 것을 목표로 한다 .
고급 패키징: SoIC, CoPoS, CPO의 삼위일체
파인만은 세 가지 첨단 패키징 기술을 동시에 결합할 예정이다.
SoIC (System-on-Integrated-Chips) — TSMC의 하이브리드 본딩 기술로, 칩렛과 메모리를 3D로 적층한다. 파인만의 고대역폭 설계를 가능하게 하는 핵심 기술이다 .
CoPoS (Chip-on-Panel-on-Substrate) — 원형 웨이퍼 대신 대형 직사각형 패널을 사용하는 TSMC의 차세대 패키징 기술로, 포토마스크(레티클) 크기의 9.5배를 초과하는 초대형 패키지를 목표로 한다. 유명 분석가 밍치궈(Ming-Chi Kuo)는 CoPoS가 2028년 하반기 양산에 들어갈 예정이며, 파인만이 첫 번째 고객이 될 것이라고 밝혔다 .
공집적 광학(Co-Packaged Optics, CPO) — 파인만 GPU는 실리콘 포토닉스를 GPU 패키지에 직접 통합하도록 설계되어, 스케일업(Scale-Up) 연결을 기존 구리 백플레인에서 네이티브 광 인터커넥트로 전환한다 .
TSMC의 생산 능력 확대: SoIC, CoWoS, 신규 팹
파인만과 다른 대량 수요 고객들을 지원하기 위해 TSMC는 고급 패키징 생산 능력을 공격적으로 확장하고 있다.
SoIC 생산 능력: 업계 추정에 따르면, AI 가속기에서의 대량 채택에 맞춰 SoIC 생산량은 **2028년까지 월 약 65,000장(wafer per month, wfpm)**에 도달할 수 있을 것으로 보인다 . 다른 추정으로는 SoIC가 2026년 말까지 월 14,000장, 2027년 말까지 월 28,000장에 이를 것이라는 전망도 있다 .
CoWoS 생산 능력: TSMC는 CoWoS 목표를 2026년 말까지 월 115,000~140,000장으로, 2027년까지는 월 약 170,000~190,000장으로 상향 조정하고 있다 . JP모건의 채널 점검 결과, CoWoS는 2028년 말까지 월 220,000~225,000장에 도달할 것으로 예상된다 . TSMC의 CoWoS 생산 능력은 2022년부터 2027년까지 연평균 80% 성장하고 있다 .
신규 시설: TSMC의 첨단 패키징 공장인 차이이(Chiayi)의 AP7과 타이난(Tainan)의 AP8은 당초 일정보다 앞서 진행되고 있으며, 공사 속도가 빨라지고 있는 것으로 알려졌다 . 이들 단지 중 한 곳의 1단계 공장 2개는 2026년 6월 기준으로 이미 양산에 들어갔다 . AP7은 TSMC가 가장 큰 첨단 패키징 캠퍼스로 설명되며, SoIC와 CoPoS를 지원하기 위해 여러 단계로 계획되어 있다 . AP8은 CoWoS에 중점을 두고 있으며, 결국 월 40,000장 이상의 생산 능력을 갖출 것으로 예상된다 .
엔비디아 스펙트럼-X 이더넷 포토닉스 CPO 스위치: 현재 양산 중
파인만이 아직 2년 남았지만, 엔비디아의 집적 광학 기술은 이미 스펙트럼-X 이더넷 포토닉스(Spectrum-X Ethernet Photonics) 스위치 형태로 양산에 돌입했다.
2026년 5월: 엔비디아는 베라 루빈(Vera Rubin) 플랫폼을 발표하면서 스펙트럼-X 이더넷 포토닉스가 "현재 생산 중"이라고 밝혔다 .
2026년 6월: 엔비디아는 집적 광학 기술을 탑재한 스펙트럼-6 스위칭 실리콘 기반 스위치의 본격 양산을 확인했다 .
2026년 7월: 트렌드포스(TrendForce)는 엔비디아가 일부 파트너사에 스펙트럼-X CPO 스위치의 대량 출하를 시작했다고 보도했다 .
2026년 8월 14일: 엔비디아는 스펙트럼-X 이더넷 포토닉스가 완전 양산에 돌입했다고 공식 선언하며, 이를 "생산 중인 세계 최초의 200G/레인 CPO 이더넷 스위치 시스템"이라고 불렀다. 이 스위치는 폭스콘(훙하이), 루멘텀(Lumentum), SPIL, TFC, TSMC와 함께 구축되었다 .
이 스위치의 성능 주장으로는 기존 플러거블 광학 모듈 대비 레이저 수 1/4, 전력 소비 1/5, 평균 고장 간격(MTBF) 10배 개선, 최대 70%의 전력 절감 효과 등이 있다 .
AI 공급망에 미치는 광범위한 영향
엔비디아의 로드맵은 점점 더 TSMC의 자본 지출 사이클을 여러 측면에서 결정하고 있다.
공정 노드 동조화: 엔비디아는 TSMC의 최첨단 노드(블랙웰 4nm, 루빈 3nm, 파인만 A16 1.6nm)의 선두 고객으로, 새로운 엔비디아 세대가 나올 때마다 TSMC의 다음 노드 램프가 앞당겨진다 .
패키징이 병목 현상: 파인만이 SoIC, CoPoS, CPO를 동시에 요구함에 따라, TSMC의 첨단 패키징 생산 능력 계획은 일반 파운드리 수요보다는 엔비디아의 제품 주기에 더 크게 좌우되고 있다 .
CPO 전환점: 2026~2027년의 스펙트럼-X CPO 램프는 TSMC의 COUPE 실리콘 포토닉스 플랫폼에 대한 실제 양산 테스트 역할을 한다. 이는 파인만이 대규모로 의존할 기술이다 .
시설 가속화: TSMC는 특히 엔비디아의 2028년 파인만 일정에 맞추기 위해 차이이(AP7)와 타이난(AP8)의 공사 일정을 앞당기고 있다 .
자본 지출 주기 강화: 2026년 말까지 월 약 90,000장(WSPM)을 목표로 하고 매년 70%의 성장률을 보이는 TSMC의 N2/A16 생산 능력 확장은 점점 엔비디아의 2년 GPU 아키텍처 주기에 맞춰 동기화되고 있다 .
핵심 불확실성: 일부 보고서는 파인만이 인텔의 첨단 패키징이나 글래스 기판을 사용할 가능성도 있어, 독점적인 TSMC-엔비디아 관계를 복잡하게 만들 수 있다고 언급한다. 이는 아직 1차 출처를 통해 확인되지 않았다 .
성능 면에서 파인만은 이전 세대 아키텍처 대비 토큰당 비용을 10분의 1로 낮추고, 추론 속도를 5배 향상시키는 것을 목표로 한다 .
고급 패키징: SoIC, CoPoS, CPO의 삼위일체
파인만은 세 가지 첨단 패키징 기술을 동시에 결합할 예정이다.
SoIC (System-on-Integrated-Chips) — TSMC의 하이브리드 본딩 기술로, 칩렛과 메모리를 3D로 적층한다. 파인만의 고대역폭 설계를 가능하게 하는 핵심 기술이다 .
CoPoS (Chip-on-Panel-on-Substrate) — 원형 웨이퍼 대신 대형 직사각형 패널을 사용하는 TSMC의 차세대 패키징 기술로, 포토마스크(레티클) 크기의 9.5배를 초과하는 초대형 패키지를 목표로 한다. 유명 분석가 밍치궈(Ming-Chi Kuo)는 CoPoS가 2028년 하반기 양산에 들어갈 예정이며, 파인만이 첫 번째 고객이 될 것이라고 밝혔다 .
공집적 광학(Co-Packaged Optics, CPO) — 파인만 GPU는 실리콘 포토닉스를 GPU 패키지에 직접 통합하도록 설계되어, 스케일업(Scale-Up) 연결을 기존 구리 백플레인에서 네이티브 광 인터커넥트로 전환한다 .
TSMC의 생산 능력 확대: SoIC, CoWoS, 신규 팹
파인만과 다른 대량 수요 고객들을 지원하기 위해 TSMC는 고급 패키징 생산 능력을 공격적으로 확장하고 있다.
SoIC 생산 능력: 업계 추정에 따르면, AI 가속기에서의 대량 채택에 맞춰 SoIC 생산량은 **2028년까지 월 약 65,000장(wafer per month, wfpm)**에 도달할 수 있을 것으로 보인다 . 다른 추정으로는 SoIC가 2026년 말까지 월 14,000장, 2027년 말까지 월 28,000장에 이를 것이라는 전망도 있다 .
CoWoS 생산 능력: TSMC는 CoWoS 목표를 2026년 말까지 월 115,000~140,000장으로, 2027년까지는 월 약 170,000~190,000장으로 상향 조정하고 있다 . JP모건의 채널 점검 결과, CoWoS는 2028년 말까지 월 220,000~225,000장에 도달할 것으로 예상된다 . TSMC의 CoWoS 생산 능력은 2022년부터 2027년까지 연평균 80% 성장하고 있다 .
신규 시설: TSMC의 첨단 패키징 공장인 차이이(Chiayi)의 AP7과 타이난(Tainan)의 AP8은 당초 일정보다 앞서 진행되고 있으며, 공사 속도가 빨라지고 있는 것으로 알려졌다 . 이들 단지 중 한 곳의 1단계 공장 2개는 2026년 6월 기준으로 이미 양산에 들어갔다 . AP7은 TSMC가 가장 큰 첨단 패키징 캠퍼스로 설명되며, SoIC와 CoPoS를 지원하기 위해 여러 단계로 계획되어 있다 . AP8은 CoWoS에 중점을 두고 있으며, 결국 월 40,000장 이상의 생산 능력을 갖출 것으로 예상된다 .
엔비디아 스펙트럼-X 이더넷 포토닉스 CPO 스위치: 현재 양산 중
파인만이 아직 2년 남았지만, 엔비디아의 집적 광학 기술은 이미 스펙트럼-X 이더넷 포토닉스(Spectrum-X Ethernet Photonics) 스위치 형태로 양산에 돌입했다.
2026년 5월: 엔비디아는 베라 루빈(Vera Rubin) 플랫폼을 발표하면서 스펙트럼-X 이더넷 포토닉스가 "현재 생산 중"이라고 밝혔다 .
2026년 6월: 엔비디아는 집적 광학 기술을 탑재한 스펙트럼-6 스위칭 실리콘 기반 스위치의 본격 양산을 확인했다 .
2026년 7월: 트렌드포스(TrendForce)는 엔비디아가 일부 파트너사에 스펙트럼-X CPO 스위치의 대량 출하를 시작했다고 보도했다 .
2026년 8월 14일: 엔비디아는 스펙트럼-X 이더넷 포토닉스가 완전 양산에 돌입했다고 공식 선언하며, 이를 "생산 중인 세계 최초의 200G/레인 CPO 이더넷 스위치 시스템"이라고 불렀다. 이 스위치는 폭스콘(훙하이), 루멘텀(Lumentum), SPIL, TFC, TSMC와 함께 구축되었다 .
이 스위치의 성능 주장으로는 기존 플러거블 광학 모듈 대비 레이저 수 1/4, 전력 소비 1/5, 평균 고장 간격(MTBF) 10배 개선, 최대 70%의 전력 절감 효과 등이 있다 .
AI 공급망에 미치는 광범위한 영향
엔비디아의 로드맵은 점점 더 TSMC의 자본 지출 사이클을 여러 측면에서 결정하고 있다.
공정 노드 동조화: 엔비디아는 TSMC의 최첨단 노드(블랙웰 4nm, 루빈 3nm, 파인만 A16 1.6nm)의 선두 고객으로, 새로운 엔비디아 세대가 나올 때마다 TSMC의 다음 노드 램프가 앞당겨진다 .
패키징이 병목 현상: 파인만이 SoIC, CoPoS, CPO를 동시에 요구함에 따라, TSMC의 첨단 패키징 생산 능력 계획은 일반 파운드리 수요보다는 엔비디아의 제품 주기에 더 크게 좌우되고 있다 .
CPO 전환점: 2026~2027년의 스펙트럼-X CPO 램프는 TSMC의 COUPE 실리콘 포토닉스 플랫폼에 대한 실제 양산 테스트 역할을 한다. 이는 파인만이 대규모로 의존할 기술이다 .
시설 가속화: TSMC는 특히 엔비디아의 2028년 파인만 일정에 맞추기 위해 차이이(AP7)와 타이난(AP8)의 공사 일정을 앞당기고 있다 .
자본 지출 주기 강화: 2026년 말까지 월 약 90,000장(WSPM)을 목표로 하고 매년 70%의 성장률을 보이는 TSMC의 N2/A16 생산 능력 확장은 점점 엔비디아의 2년 GPU 아키텍처 주기에 맞춰 동기화되고 있다 .
핵심 불확실성: 일부 보고서는 파인만이 인텔의 첨단 패키징이나 글래스 기판을 사용할 가능성도 있어, 독점적인 TSMC-엔비디아 관계를 복잡하게 만들 수 있다고 언급한다. 이는 아직 1차 출처를 통해 확인되지 않았다 .
