DAC 2026(7월 26 29일, 롱비치)에서 시높시스, 지멘스, 키사이트, 케던스가 인텔 파운드리의 14A 및 18A P 공정에 EDA 도구를 동시 인증했습니다 [1][2][3][8]. 인텔이 14A(1.4nm급) 공정 일정을 1년 단축해 2027년 하반기 위험 생산, 2028년 양산으로 확정하며 TSMC의 A14와 경쟁 구도를 형성했습니다 [2][4][5].

Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What major announcements were made at DAC 2026 regarding EDA vendor certifications for Intel Foun. Article summary: Here is a comprehensive, source-backed answer to your questions: ## DAC 2026 EDA Vendor Certification Announcements At DAC 2026 (July 26–29, Long Beach, CA), multiple major EDA vendors announced certifications for Intel . Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts w
캘리포니아 롱비치에서 열린 2026년 디자인 자동화 컨퍼런스(DAC 2026)에서 인텔 파운드리는 4대 주요 EDA(전자 설계 자동화) 벤더인 시높시스, 지멘스, 키사이트, 케던스로부터 최첨단 공정 노드인 인텔 14A와 인텔 18A-P에 대한 인증을 획득했습니다. 2026년 7월 27일에 발표된 이번 성과는 인텔이 파운드리 노드를 위해 구축한 설계 도구 생태계 중 가장 폭넓은 협력 사례입니다 .
EDA 발표와 함께 인텔은 14A 노드의 일정을 앞당겨 대량 생산(HVM)을 2028년으로 확정하고, 개선된 18A-P 노드가 계획대로 위험 생산 단계에 진입했다고 확인했습니다 .
시높시스는 인텔 14A용 AI 기반 EDA 플로우를 인증받았습니다. 디지털 및 아날로그 구현 도구, 통합 다물리 해석(전원 무결성, 열, 전자기), 광범위한 IP 포트폴리오를 포함하며, 멀티다이 및 고급 패키징(인텔 EMIB·EMIB-T 지원)을 위한 시높시스 3DIC 컴파일러 플랫폼도 인증 대상에 포함됐습니다 .
지멘스는 캘리브르 nm플랫폼(IC 설계 검증)과 솔리도 시뮬레이션 스위트(아날로그, 커스텀 디지털, 혼합 신호 회로 검증)가 인텔 14A와 18A-P 모두에 대해 인증을 획득했다고 발표했습니다 .
키사이트는 자사의 RFPro 전자기(EM) 설계 소프트웨어(키사이트 EDA ADS의 일부)를 인텔 14A와 18A-P에 인증, AI, HPC, 모바일 애플리케이션을 위한 RF/밀리미터파 설계 및 시뮬레이션 역량을 제공합니다 .
케던스는 AI 기반 디지털 및 커스텀 레퍼런스 플로우, 도구, 솔루션 전체를 인텔 18A-P와 14A에 인증했습니다. 인텔의 리본FET 게이트-올-어라운드 트랜지스터와 2세대 파워비아/파워다이렉트 후면 전원 공급 기술을 활용합니다 .
| 벤더 | 인증 도구/IP | 인증 노드 |
|---|---|---|
| 시높시스 | AI 기반 디지털/아날로그 EDA 플로우, 다물리 해석, 광범위 IP 포트폴리오, 3DIC 컴파일러 | 인텔 14A |
| 지멘스 | 캘리브르 nm플랫폼(검증), 솔리도 시뮬레이션 스위트(아날로그/혼합 신호) | 인텔 14A, 인텔 18A-P |
| 키사이트 | RFPro 전자기 설계 소프트웨어 | 인텔 14A, 인텔 18A-P |
| 케던스 | AI 기반 디지털 및 커스텀 레퍼런스 플로우, 도구, 솔루션 | 인텔 14A, 인텔 18A-P |
인텔은 14A(1.4nm급) 생산 일정을 당초 계획(2029년 목표)보다 약 1년 앞당겼습니다 .
립부 탄 CEO는 2026년 2분기 실적 발표에서 2026년 하반기부터 2027년 상반기까지 외부 고객 결정이 예상되며 14A HVM은 2028년에 확정됐다고 밝혔습니다 . 인텔은 14A가 동일 개발 단계에서 18A보다 결함 밀도와 트랜지스터 성능이 우수하다고 강조했습니다
.
인텔 18A 패밀리의 첫 성능 개선 파생 모델인 18A-P는 2026년 6월 VLSI 심포지엄에서 발표된 대로 계획에 맞춰 위험 생산에 돌입했습니다 .
기존 18A 대비 주요 성능:
18A-P는 팬서 레이크와 제온 6+ 등 제품에 사용됩니다 . 인텔의 기본 18A 노드는 목표(25% 이상)를 초과하는 수율을 달성하며 팬서 레이크의 물량을 뒷받침하고 있습니다
.
DAC 2026은 4대 주요 EDA 벤더(시높시스, 지멘스, 키사이트, 케던스)가 14A와 18A-P를 동시에 인증한 첫 사례입니다. 이는 인텔 파운드리가 외부 고객을 유치하기 위한 생태계 준비를 의미하며, 립부 탄 CEO는 2026년 하반기부터 2027년 상반기까지 14A에 대한 확고한 고객 약정이 있을 것으로 기대한다고 밝혔습니다 . 14A 일정을 2028년으로 앞당기며 TSMC A14와 경쟁할 수 있는 발판을 마련했고, 18A-P의 계획된 위험 생산은 18A 패밀리의 실행 안정성을 입증했습니다.
Studio Global AI
Use this topic as a starting point for a fresh source-backed answer, then compare citations before you share it.
DAC 2026(7월 26 29일, 롱비치)에서 시높시스, 지멘스, 키사이트, 케던스가 인텔 파운드리의 14A 및 18A P 공정에 EDA 도구를 동시 인증했습니다 [1][2][3][8].
DAC 2026(7월 26 29일, 롱비치)에서 시높시스, 지멘스, 키사이트, 케던스가 인텔 파운드리의 14A 및 18A P 공정에 EDA 도구를 동시 인증했습니다 [1][2][3][8]. 인텔이 14A(1.4nm급) 공정 일정을 1년 단축해 2027년 하반기 위험 생산, 2028년 양산으로 확정하며 TSMC의 A14와 경쟁 구도를 형성했습니다 [2][4][5].
18A P(18A 성능 개선 버전)는 2026년 6월 계획대로 위험 생산에 돌입, 동일 전력에서 성능 9% 향상 또는 동일 성능에서 전력 18% 절감 효과를 제공합니다 [10][11][15].