TSMC, COUPE 플랫폼으로 2028년까지 실리콘 포토닉스 생산능력 50배 확장

TSMC가 빛에 베팅한다. 이 반도체 거인은 AI 데이터센터의 폭발하는 대역폭 수요에 대응해 실리콘 포토닉스 제조 능력을 반도체 업계에서 유례를 찾기 어려운 속도로 확장하고 있다. 동시에 기존 구리 기반 상호연결은 물리적 한계에 직면해 있다. 2028년까지 포토닉 집적회로(PIC) 웨이퍼 생산량을 50배 늘리는 것이 목표다.

이 전환의 핵심은 TSMC의 실리콘 포토닉스 플랫폼인 COUPE(Compact Universal Photonic Engine)다. 1세대 COUPE는 광학 엔진당 양방향 1.6Tbps(200G PAM4 레인 8개)를 제공하며, 2026년에 양산에 돌입해 연중 본격 출하가 진행 중이다 ^SMN. 2세대는 6.4Tbps(2027년 예상), 3세대는 12.8Tbps를 목표로 하고 있다 ^LN.

생산능력 목표: 월 500장에서 2만5000장으로

확장 계획은 뚜렷한 단계로 나뉜다. Commercial Times와 TrendForce의 최근 보도에 따르면, TSMC의 PIC 생산능력은 현재 월 약 500장에서 2026년 2분기 월 1만장, 2026년 4분기 월 1만5000장, 2028년 목표는 최소 월 2만5000장으로 증가한다 ^MTT.

웨이퍼당 약 648개의 다이가 생산된다고 가정할 경우, 2028년 목표 생산능력 기준 연간 약 1억9400만개의 PIC 다이를 생산할 수 있다 ^T1. 현재 월 500장 수준의 생산능력은 연간 약 400만개에 해당한다 ^T.

주요 고객: 엔비디아와 브로드컴이 선두

엔비디아와 브로드컴이 COUPE 양산의 초기 선두 고객으로 확인됐으며, 이미 주문이 접수된 것으로 알려졌다 ^MAE. 2026~2027년 초기 램프 단계에서는 PIC 생산능력이 제한적이어서, 이 두 회사가 초기 생산량의 주요 수혜자가 될 전망이다 ^T.

엔비디아는 광학 공급망 확보에 적극적으로 나서고 있다. 2026년 3월, 엔비디아는 Lumentum과 Coherent에 각각 20억 달러씩 총 40억 달러를 투자해 고성능 레이저 칩과 첨단 광학 소재에 대한 다년간 조달 계약을 체결했다 ^EL. 엔비디아는 2026년 하반기에 TSMC의 SoIC 기술을 활용한 Spectrum-X 이더넷 포토닉스 스위치를 포함한 COUPE 기반 스위치를 출시할 계획이다 ^R.

기술: COUPE + SoIC-X

COUPE는 근본적으로 패키징 혁신이다. TSMC의 첨단 SoIC-X(System on Integrated Chips) 기술을 사용해 전자 집적회로(EIC)를 포토닉 집적회로(PIC) 위에 하이브리드 구리-구리 본딩 방식으로 직접 적층한다 ^STS. EIC는 65nm급 공정 노드로 생산되며, PIC가 광 신호 처리를 담당한다 ^SS.

이 이종 집적이 핵심 성능 동인이다. 전자 칩과 포토닉 칩을 서브-텐-마이크로미터 피치로 본딩함으로써, TSMC는 COUPE가 기존 플러거블 광 모듈 대비 전력 효율 510배, 지연 시간 1020배 개선, 더 작은 면적을 제공한다고 주장한다 ^T.

이 접근 방식은 광범위한 생태계를 구축하고 있다. TSMC는 EDA(전자설계자동화) 툴 벤더인 Ansys, Synopsys, Cadence와 협력해 포토닉 설계를 지원하고 있으며, Himax가 1세대 및 2세대 COUPE용 마이크로렌즈 어레이의 독점 공급업체로 확인됐다 ^SLM.

CPO 시장, 2026년 변곡점 맞아

2026년은 공팩키지드 옵틱스(CPO)가 시범 운영에서 본격적인 상업 생산으로 전환되는 해로 널리 평가받고 있다 ^HG. 여러 시장 조사 보고서가 이 타임라인을 지지한다: CPO 시장은 2026년 22억42억 달러 규모로 추정되며, 2031년까지 연평균 2535% 성장할 것으로 전망된다 ^G. IDTechEx는 2036년까지 시장이 200억 달러를 초과하며 연평균 37% 성장할 것으로 예측한다 ^I.

AI 데이터센터가 주요 수요 동인이다. 엔비디아가 2026년 CES에서 공개한 Spectrum-6 이더넷 스위치는 통합 실리콘 포토닉 엔진을 사용해 총 409.6Tbps의 대역폭을 제공하며, 이전 세대 대비 상호연결 전력 소비를 5분의 1로 줄였다 ^M. 브로드컴과 마벨도 1.6T 이상을 목표로 하는 CPO 플랫폼을 개발 중이다 ^AP.

전력 효율성은 설득력 있는 요소다. 2025년 초 기존 구리 및 플러거블 시스템은 비트당 12~15피코줄(pJ)을 소비했지만, 브로드컴과 엔비디아의 새로운 CPO 시스템은 비트당 5pJ 이하로 작동하며, 궁극적으로 비트당 1pJ 미만을 목표로 하고 있다 ^MF.

수율 과제와 패키징 병목

확장 계획에는 상당한 위험이 따릅니다. 보고서는 초기 생산에서 SoIC 적층 수율이 약 50%에 불과할 것으로 추정하며, 이는 원시 PIC 다이 개수 대비 완성된 광학 엔진 수를 사실상 반으로 줄인다는 것을 의미합니다 ^T1. 하류 조립 수율 손실까지 고려하면 실제 광학 엔진 출하량은 원시 다이 개수(1억9400만개)보다 훨씬 낮은 약 4860만개(2028년 목표 기준)에 그칠 것으로 추정됩니다 ¹.

첨단 패키징 능력 자체도 병목 현상의 원인입니다. TSMC의 CoWoS(Chip-on-Wafer-on-Substrate) 생산능력은 2026년까지 매진됐으며, C.C. 웨이 CEO는 CoWoS가 여전히 매우 타이트하다고 공개적으로 인정했습니다 ^O. TSMC는 2022년부터 2027년까지 CoWoS 생산능력이 연평균 80% 이상 성장할 것으로 예상하지만, 실리콘 포토닉스는 이제 GPU와 HBM 통합으로 이미 포화 상태인 동일한 첨단 패키징 단지(CoWoS 및 SoIC)를 두고 경쟁하고 있습니다 ^TB. 업계 분석가들은 TSMC의 실리콘 포토닉스 생산능력이 CoWoS 이후 AI 공급망의 다음 병목 현상이 될 것으로 지적합니다 ^MB.

요약: TSMC PIC 생산능력 로드맵

지표	현재 (2024~2025)	2026년 2분기	2026년 4분기	2028년 목표
월 PIC 웨이퍼 생산능력	~500장 MT	1만장 MT	1만5000장 MT	2만5000장 이상 MT
연간 PIC 다이 생산량(추정)	~400만개 T	~7800만개 T	~1억1700만개 T	~1억9400만개 T
COUPE 플랫폼 상태	양산 전	양산 시작 S	본격 양산 S	대량 생산 목표
주요 고객	—	엔비디아, 브로드컴 MA	엔비디아, 브로드컴 MA	엔비디아, 브로드컴 + 기타

결론

TSMC는 AI 데이터센터 수요에 힘입어 COUPE/SoIC-X 플랫폼을 기반으로 실리콘 포토닉스 분야에서 역사적으로 공격적인 생산능력 확장을 추진하고 있다. 3년도 안 되는 기간 동안 월 500장에서 2만5000장으로의 50배 증가는 AI 하드웨어 공급망 전체에 영향을 미칠 전망이다. 그러나 약 50% 수준의 SoIC 적층 수율을 비롯한 수율 안정성과 광범위한 첨단 패키징 병목 현상이 가장 큰 단기적 위험 요인으로 남아 있다 ^MHTM.

성공한다면, TSMC의 '빛에 대한 베팅'은 AI 시대 상호연결 기술의 중심 파운드리로서의 입지를 굳히고, 로직과 첨단 패키징을 넘어 광학 영역으로 그 지배력을 확장할 것이다.