예상 성능 및 효율: IBM은 새 설계가 자사의 2nm 아키텍처와 비교해 최대 50% 높은 성능 또는 최대 70% 더 나은 에너지 효율을 제공할 수 있다고 주장한다. 이는 상용 제품이 아닌 연구 단계의 예상 수치다 .
SRAM 스케일링: 40% 개선 — 온칩 메모리 밀도 향상으로, IBM은 이는 지난 10년 이상 업계에서 볼 수 없었던 가장 큰 메모리 이득이라고 설명한다. 이 결과는 2026년 VLSI 심포지엄에서 발표됐다 .
나노스택은 3D 수직 트랜지스터 아키텍처다. 기존 핀펫(FinFET)이나 전통적인 나노시트 설계처럼 평면 위에서 트랜지스터를 계속 줄이는 대신, 웨이퍼 본딩(wafer bonding)을 통해 트랜지스터를 3차원으로 수직 적층한다 .
이 아키텍처는 일종의 CFET(Complementary FET) 방식으로 작동한다. 구체적으로는 N형과 P형 트랜지스터를 나란히 배치하는 대신 서로 위아래로 쌓아 올린다. 이는 다이 면적을 크게 절약하고, 두 트랜지스터 사이를 전기 신호가 이동해야 하는 거리를 단축시킨다 . IBM은 나노스택을 "트랜지스터 배치를 위한 범용 프레임워크"라고 설명한다 . IBM은 0.7nm 공정에서 작동하는 프로토타입 칩을 시연했으며, 이는 기능성 1nm 미만 CMOS 로직의 첫 공개 시연이다 .
IBM은 이 기술이 아직 연구 단계에 있다는 점을 명확히 밝혔다. 회사는 파트너사를 통한 상업적 생산까지 약 5년이 걸릴 것으로 예상한다 . IBM은 자체 반도체 생산 시설(팹)을 운영하지 않는다. 따라서 나노스택 설계를 제조 파트너 및 파운드리에 라이선싱할 계획이며, 이는 IBM이 반도체 혁신을 상업화해 온 기존 방식과 동일하다 . 회사는 또한 0.1nm(1옹스트롬) 노드를 향한 장기 로드맵도 제시했다 .
IBM은 0.7nm 노드를 업계 최초로 공개된 1nm 미만 기술로 포지셔닝하며, 반도체 제조의 '옹스트롬 시대'를 열었다고 선언했다 . 회사는 7A 칩으로 구축된 AI 가속기가 이론적으로 약 7000 TOPS(초당 조 회 연산)에 도달할 수 있을 것으로 추정한다. 이는 현재 최고 노드(약 1500 TOPS) 대비 약 4.7배 향상된 수치다 . IBM의 이번 발표는 TSMC, 삼성, 인텔 등 파운드리 선두 기업들과의 옹스트롬급 노드 경쟁에서 우위를 점하기 위한 전략으로 널리 평가받고 있다 .
모든 성능 및 효율 수치는 연구 단계 공정을 기반으로 한 IBM 자체 예상치이며, 양산 제품이 아니다. 약 5년의 상업화 일정과 라이선싱 파트너에 대한 의존도는 중요한 제약 조건이다. IBM의 글로벌 반도체 R&D 부사장 후이밍 부(Huiming Bu)는 발표 자리에서 이렇게 말했다: "나노스택은 단 하나의 혁신이 아닙니다. 향후 10년간 더 많은 스케일링을 가능하게 할 디바이스 플랫폼입니다. 우리는 이를 양산에 대비시키고 있습니다."