IBM과 인텔, 양자컴퓨터 상용화를 향한 서로 다른 해법

양자컴퓨터의 상용화는 물리 큐비트를 많이 넣는 문제만이 아니다. 오류를 통제하고, 대형 프로세서를 구동할 배선과 냉각 구조를 갖추며, 무엇보다 고객이 비용을 지불할 만큼 기존 컴퓨팅보다 나은 성과를 내야 한다. IBM과 인텔은 이 과제의 서로 다른 지점을 겨냥하고 있다. IBM은 단기적으로 오류 완화와 모듈형 초전도 아키텍처를 결합하고, 인텔은 실리콘 스핀 하드웨어와 하이브리드 가속기라는 역할에 무게를 둔다.

IBM의 ‘시공간 PEC’는 무엇인가

IBM의 **시공간 확률적 오류 상쇄(spacetime probabilistic error cancellation·spacetime PEC)**는 모든 오류를 완전히 고치는 기술이라고 주장하는 대신, 두 가지 오류 처리 기법을 결합한다.

먼저 시공간 코드 기반 오류 검출 층이 보조 큐비트와 회로의 큐비트·시간 단계에 걸친 검사를 사용한다. 이 검사를 통과하지 못한 실행 결과는 표시한 뒤 사후 선택(post-selection)으로 제외한다. 이어 IBM은 검출을 피한 잔여 오류에 **확률적 오류 상쇄(PEC)**를 적용한다. PEC는 회로를 변형한 여러 버전을 표본으로 실행하고, 그 결과를 가중 추정으로 결합해 오류를 통계적으로 상쇄하는 방식이다.

핵심은 이것이 오류 완화이지, 결함 허용형 양자 오류 정정이 아니라는 점이다. 잡음이 있는 프로세서에서 얻는 추정값의 품질은 높일 수 있지만, 오늘날의 물리 큐비트를 무기한 신뢰할 수 있는 논리 큐비트로 바꾸지는 못한다.

IBM의 시험 결과와 ‘63배’의 정확한 의미

연구진은 IBM의 초전도 ibm_aachen 프로세서에서 횡자기장 아이징 모델 시뮬레이션을 수행해 결합 기법을 시험했다. 사전공개 논문은 6회의 트로터 단계까지 평균 자화값을 통계적 불확실성 범위 안에서 복원했으며, 사후 선택이 없는 PEC와 비교해 추정 샘플링 오버헤드가 최대 63배 줄었다고 보고했다.

눈에 띄는 수치지만 적용 범위는 제한적이다. 이는 해당 실험에서 추정한 표본 비용의 비교이지, 전체 실행 시간이 63배 빨라졌거나 범용 양자 우위가 입증됐다는 뜻은 아니다. 사후 선택은 측정 결과 일부를 반드시 버리고, PEC도 통계적 상쇄가 작동할 만큼 잡음을 잘 모델링해야 한다. 또한 이 결과는 광범위한 결함 허용 연산을 입증한 동료심사 논문이 아니라 arXiv 사전공개 논문이다.

실용적으로 보면 IBM의 접근은 중간 단계의 해법이다. 식별 가능한 오류가 포함된 실행은 걸러내고, 남은 오류에만 비용이 큰 완화 기법을 집중하는 방식이다. 잡음 환경에서 유용한 계산의 범위를 넓힐 가능성은 있지만, 능동적 오류 정정과 논리 큐비트가 필요 없어진 것은 아니다.

IBM이 양자 냉각 시스템을 다시 설계하는 이유

초전도 양자 프로세서에서는 냉각 장치 자체가 시스템 설계의 제약 조건이다. 큐비트마다 제어·판독 연결이 필요하며, 하나의 전통적 극저온 장치에 더 많은 프로세서를 넣을수록 배선 밀도와 상호연결 문제가 커진다.

IBM은 상자형 극저온 셀 2개를 하나의 운용 환경으로 연결해 15밀리켈빈 미만까지 냉각했다. 두 모듈 사이 양자 케이블은 열 차폐 터널을 통해 연결된다. 각 셀은 기존의 희석냉동 기술을 활용하지만, 상자형 구조는 모듈을 나란히 배치하고 배선 및 칩 간 연결 공간을 크게 늘리도록 설계됐다. IBM은 각 모듈의 진공 인클로저가 자사의 널리 쓰이는 양자 시스템보다 최대 12배 많은 배선 공간을 제공한다고 밝혔다.

상업적 의미는 아키텍처에 있다. 하나의 제약된 냉각 장치 안에서 단일 프로세서만 계속 키우는 대신, 짧고 보호된 상호연결로 여러 프로세서를 잇겠다는 구상이다. 이는 장거리 외부 연결에서 발생하는 배선 경로의 복잡성을 줄이면서 처리 용량을 늘리는 데 도움이 될 수 있다.

Nighthawk, 2027년 1,000개 프로그래밍 가능 큐비트, Starling

IBM은 모듈형 시스템 구조의 다음 시험 단계로 Nighthawk 프로세서를 설치할 계획이다. 로드맵에는 2027년까지 연결된 프로세서 전체에서 최소 1,000개의 프로그래밍 가능 큐비트를 구현하고, 2029년 IBM Quantum Starling이라는 계획된 결함 허용 시스템을 선보인다는 목표가 담겼다. 1718

이는 이미 제공되는 기능이 아니라 로드맵 목표다. 다만 IBM이 오류 처리, 모듈형 하드웨어, 상호연결, 배선, 극저온 운용을 별개의 프로젝트가 아닌 하나의 통합 확장 과제로 보고 있음을 보여준다.

인텔의 다른 선택: 실리콘 큐비트와 하이브리드 컴퓨팅

립부 탄 인텔 CEO는 양자 프로세서를 CPU와 GPU 옆에서 작동하는 세 번째 컴퓨팅 하드웨어로 설명했다. 이 모델에서 고전적 프로세서와 가속기는 작업 조율 및 일반 연산을 맡고, 양자 프로세서는 양자 알고리즘이 의미 있는 이점을 낼 수 있는 과제에만 투입된다. 5

이는 기존 컴퓨팅을 대체하겠다는 주장보다 범위가 좁지만, 더 현실적인 상업화 제안일 수 있다. 유용한 양자 워크플로는 빠르게 발전하는 고성능컴퓨팅(HPC)과 AI 시스템에 비해 추가 하드웨어·소프트웨어·운영 복잡성을 감수할 이유를 입증해야 한다.

Tunnel Falls: 실리콘 스핀 연구 플랫폼

인텔의 Tunnel Falls는 연구 커뮤니티에 제공된 12큐비트 실리콘 스핀 양자 프로세서다. 큐비트 동작, 특성화, 제조, 반도체식 제조 방법을 활용한 확장을 연구하는 데 목적이 있다. 인텔은 이를 그 자체로 상용 제품이 아니라, 완전한 스택의 상용 양자 시스템으로 가는 단계로 설명한다.

실리콘 스핀 큐비트의 전략적 매력은 제조 가능성이다. 기술이 성숙하면 기존 반도체 생산에서 축적된 공정 기술과 규율을 활용할 잠재력이 있다. 하지만 Tunnel Falls는 아직 연구 규모 장치인 만큼, 결함 허용에 필요한 규모에서 그 잠재력이 실증된 것은 아니다.

Horse Ridge II: 큐비트 가까이로 옮기는 제어 전자장치

인텔은 제어 문제도 풀어야 한다. Horse Ridge II는 큐비트를 조작하고 판독하는 고전 전자장치와의 통합을 강화하기 위한 극저온 양자 제어 칩 프로젝트다. 인텔은 극저온 제어를 양자 시스템 연구의 핵심 요소로 꼽고 있으며, 관련 보도는 Horse Ridge II가 약 4켈빈에서 작동한다고 전한다.

제어 기능 일부를 극저온 환경 가까이로 옮기면, 시스템이 커질수록 병목이 될 수 있는 상온 케이블 다발에 대한 의존도를 줄이려는 목적이다. Tunnel Falls와 Horse Ridge II는 인텔이 큐비트 기술과 이를 운용하는 주변 제어 스택을 함께 개발하고 있음을 보여준다.

붐비는 경쟁, 아직 증명되지 않은 시장

업계의 주요 시간표는 2020년대 말로 모이고 있다. 마이크로소프트는 Majorana 2 개발이 2029년 상업적으로 유용한 양자 장비라는 목표를 뒷받침한다고 밝혔고, 새 시스템의 평균 큐비트 수명은 약 20초라고 보고했다. 그러나 이는 기업이 제시한 이정표와 목표이지, 결함 허용 양자컴퓨터가 이미 상업 배치됐다는 증거는 아니다. 29

아마존의 피터 드산티스 임원은 더 신중한 전망을 내놨다. 그는 최초의 상업적으로 유용한 소규모 양자컴퓨터가 5~7년 안에 등장할 수 있다고 봤다. 6 이는 2030년대 초반을 가리키며, 하드웨어 이정표와 반복 가능한 사업 가치는 다르다는 점을 부각한다.

인텔이 오류 정정, 응용 분야, 그리고 ‘누가 비용을 낼 것인가’에 주목하는 이유도 여기에 있다. 더 많은 큐비트, 개선된 냉각 기술, 낮아진 오류 완화 오버헤드는 모두 필요한 진전이지만, 어느 하나만으로 수요를 증명하지는 못한다. 최종 시험대는 CPU·GPU·양자 프로세서를 결합한 워크플로가 고전 시스템보다 효과적으로 풀 수 없는 고객 문제에서 검증 가능한 경제적 이점을 제공할 수 있느냐가 될 것이다.

현재 IBM의 시공간 PEC와 모듈형 극저온 설계, 인텔의 실리콘 스핀 및 제어 하드웨어 연구는 의미 있는 공학적 진전이다. 다만 이것은 폭넓게 실용적인 양자컴퓨팅이 이미 도래했다는 증거라기보다, 그러한 컴퓨팅을 가능하게 만들기 위한 단계로 보는 편이 정확하다.