4억 달러짜리 ASML 장비, 인텔의 승부수가 반도체 판도를 바꿀까

ASML의 차세대 노광 장비인 High-NA EUV가 연구실을 넘어 실제 반도체 양산에 들어갔다. 하지만 인텔의 첫 출하가 곧바로 업계 전체의 세대교체를 의미하는 것은 아니다.

인텔은 ‘팬서 레이크’에 이 장비를 선택적으로 적용하고 있다. 반면 TSMC는 당분간 기존 EUV 장비의 성능을 끌어올리고 공정·설계 혁신을 더하는 전략을 택했다.

이제 핵심 질문은 “High-NA EUV가 작동하는가”가 아니다. 이미 생산 현장에 들어갔기 때문이다. 진짜 승부처는 더 높은 해상도와 공정 단순화 효과가 장비 가격과 운영 부담을 상쇄할 수 있는지에 있다.

인텔, High-NA EUV 양산의 첫 사례가 되다

2026년 7월 인텔 파운드리는 ASML의 EXE High-NA EUV 기술을 사용해 코드명 ‘팬서 레이크’인 코어 울트라 시리즈 3 프로세서 일부 제품의 고수율 양산에 들어갔다. 해당 공정으로 생산된 제품은 기존 NXE 플랫폼과 맞먹는 수율로 고객사에 출하되고 있다.

다만 headline만 보면 놓치기 쉬운 제한이 있다. High-NA EUV가 적용된 것은 인텔 18A 공정 전체가 아니라 특정 핵심 레이어다. 이 레이어들은 기존 0.33 NA EUV 플랫폼과 High-NA 플랫폼 모두에서 생산할 수 있도록 ‘이중 인증’됐다. 따라서 인텔은 팬서 레이크 전 제품이나 18A의 모든 공정을 High-NA로 전환한 것이 아니다.

이 유연성은 인텔에 중요하다. 인텔은 생산을 새로운 장비에 전적으로 의존하지 않으면서 노광, 오버레이, 수율, 장비 가동률에 관한 실전 데이터를 확보할 수 있다. 파운드리 사업의 신뢰를 회복하려는 인텔 입장에서는 기술 리더십을 보여주는 상징적인 성과이기도 하다.

가장 큰 상업적 가치는 학습 속도일 수 있다. 인텔은 이제 실험실 결과가 아니라 실제 생산 환경에서 High-NA가 패터닝 단계를 줄이는지, 집적도를 높이는지 확인할 수 있다. 다만 이 경험이 장기적인 경쟁우위가 되려면 웨이퍼당 총비용과 향후 공정으로의 확장성이 함께 입증돼야 한다.

TSMC는 비싼 장비 대신 기존 공정을 고도화한다

TSMC의 접근법은 더 신중하다. 회사는 A16 공정에 High-NA EUV가 반드시 필요한 것은 아니라고 밝혔으며, 로드맵 관련 보도에 따르면 A16과 A14에서도 기존 Low-NA EUV를 활용하면서 주변 공정을 개선할 계획이다.

기술적 차이는 분명하다. 기존 EUV와 High-NA EUV는 모두 13.5나노미터 파장의 빛을 사용한다. 그러나 High-NA는 수치 개구율을 0.33에서 0.55로 높여 해상도를 개선하고, 일부 패턴에서 여러 차례 노광하는 멀티 패터닝을 줄일 가능성이 있다.

문제는 그 효과가 장비 도입·설치·운영 비용을 정당화하느냐다. TSMC는 기존 EUV에 공정 통합, 필요한 부분에 한정한 멀티 패터닝, 회로 설계 변경, 첨단 패키징을 결합하는 방식으로 전력 효율과 성능, 집적도 목표를 달성하려 한다.

최신 장비를 가장 먼저 도입하는 전략보다 눈에 덜 띄지만, 고객이 High-NA를 모든 핵심 레이어에 적용하지 않고도 원하는 성능을 얻을 수 있다면 경제적으로 더 유리할 수 있다.

TSMC의 지연이 High-NA 기술에 대한 거부를 뜻하는 것은 아니다. 장비가 더 많은 생산 데이터를 쌓고 비용 구조가 분명해질 때까지 선택권을 남겨두는 전략에 가깝다. TSMC의 본격적인 생산 도입 시점으로는 2029년이 거론되고 있다.

기술적 준비는 끝났지만, 경제성 검증은 진행 중

ASML은 2026년 2월 High-NA 시스템이 웨이퍼 50만 장을 처리했고 가동률 약 80%를 기록했다고 밝혔다. 회사는 이를 고수율 대량생산에 필요한 준비가 갖춰졌다는 신호로 제시했다. 다만 ASML 최고기술책임자는 제조 공정에 완전히 통합되기까지는 추가로 2~3년이 걸릴 것으로 예상했다.

5월에는 크리스토프 푸케 ASML 최고경영자가 해당 장비로 생산한 첫 칩이 수개월 내 나올 것이라고 말했다. 인텔의 7월 팬서 레이크 출하는 광범위한 업계 도입에 앞서 나온 첫 논리 칩 양산 증거가 됐다.

여기서 기술적 준비와 상업적 준비를 구분할 필요가 있다. 기술적 준비란 노광 장비가 제조 요건을 충족할 수 있다는 뜻이다. 상업적 준비는 장비 가격, 설치비, 처리량, 마스크 설계의 변화, 공정 통합 부담을 모두 감안하고도 이익이 남는다는 의미다.

시스템 한 대 가격이 최대 약 4억 달러에 이르는 만큼 High-NA 도입은 막대한 자본 투자다. 기존 Low-NA 장비가 제대로 작동한다고 해서 해상도가 더 높은 새 장비로 자동 교체할 이유는 없다. 비교해야 할 대상은 장비 한 대의 가격표가 아니라 전체 패터닝 공정의 비용과 수율이다.

인텔과 TSMC의 엇갈린 선택이 ASML에 미치는 영향

인텔의 도입은 ASML에 중요한 의미가 있다. High-NA 기술의 제조 리스크를 낮추고, 실제 로직 생산에서 수율을 확보할 수 있다는 레퍼런스를 제공하기 때문이다. 인텔의 적용이 성공하면 다른 고객들도 이 장비를 생산 현장에 투입할 수 있다는 자신감을 얻을 수 있다.

그러나 TSMC의 신중한 태도는 매출 확대 속도를 늦출 수 있다. TSMC는 첨단 파운드리 시장에서 가장 중요한 구매자 중 하나이기 때문이다. TSMC가 대규모 도입을 미루면 High-NA 시장은 업계 전체의 일괄 교체보다는 인텔과 특정 공정의 혜택이 큰 초기 도입 고객 중심으로 커질 가능성이 높다.

ASML의 단기 실적이 High-NA에만 달린 것도 아니다. ASML은 인공지능 관련 반도체 수요를 바탕으로 2026년 매출 전망을 430억~450억 유로로 상향했다. 2026년 2분기 매출은 93억3,000만 유로였으며, 회사는 2027년과 2028년 생산능력을 30% 확대할 계획이라고 밝혔다.

2분기 실적에서 High-NA 시스템 판매로 인식된 물량은 한 대였다. 이는 당분간 기존 EUV와 DUV, 서비스 사업, AI 관련 팹 증설이 High-NA 단독 사업보다 더 큰 매출 기여를 한다는 점을 보여준다.

ASML의 병목 지위는 강하지만, 도입 시점이 중요하다

ASML은 상용 EUV 노광 장비를 공급하는 사실상 유일한 업체로, 최첨단 반도체 생산에서 압도적인 위치를 차지하고 있다. 그렇다고 모든 고객이 새 장비가 출시되는 즉시 구매한다는 뜻은 아니다.

High-NA는 장비 투자와 공정 복잡성 사이의 균형을 바꾼다. 인텔은 일찍 도입해 생산 노하우를 쌓고 공정 리더십을 되찾겠다는 승부를 걸었다. TSMC는 기존 EUV와 공정·설계 개선만으로도 경쟁력 있는 칩을 더 낮은 자본 부담으로 만들 수 있다고 본다.

두 전략 모두 합리적일 수 있다. 인텔은 선발주자로서 High-NA 제조 경험을 얻을 수 있고, TSMC는 경제성이 충분히 입증되기 전까지 설비 투자를 아낄 수 있다.

만약 인텔이 High-NA를 통해 총 패터닝 비용을 낮추면서도 유의미한 수율을 확보한다면, TSMC의 지연은 향후 대규모 추격 주문으로 이어질 수 있다. 반대로 Low-NA EUV가 계속해서 제품 목표를 경제적으로 충족한다면 High-NA의 광범위한 도입은 더 오래 선택적인 수준에 머물 수 있다.

앞으로 확인해야 할 세 가지 지표

High-NA가 업계의 변곡점이 될지는 다음 세 가지에 달려 있다.

1. 인텔의 적용 범위: High-NA가 팬서 레이크의 일부 이중 인증 레이어를 넘어 향후 인텔 공정에서 필수 장비가 되는가?
2. 웨이퍼당 비용: 패터닝 복잡성 감소 효과가 장비 구입비와 운영비를 상쇄하는가?
3. TSMC의 구매 결정: TSMC가 평가와 공정 학습을 넘어 실제 양산용 장비 구매를 언제 확정하는가?

팬서 레이크는 High-NA EUV가 대량 논리 칩 생산에 참여할 수 있다는 사실을 입증했다. 그러나 모든 최첨단 제조사가 지금 당장 이 장비를 필요로 한다는 점까지 증명한 것은 아니다.

ASML에는 장기적인 전략적 중요성이 분명한 기술이지만, 매출이 본격적으로 늘어나는 속도는 장비의 상징적인 가격보다 공장 경제성과 고객사의 도입 시점에 의해 결정될 전망이다.