다만 ‘9월 출시’ 자체가 기술력을 증명하는 것은 아니다. 업계 연구자와 분석가들이 확인해야 할 항목은 훨씬 많다.

• 실제 제조 공정과 수율
• CPU·GPU·NPU의 성능과 전력 소비
• 장시간 사용 시 발열과 지속 성능
• 패키징 및 메모리 구성
• 최고점 벤치마크가 아닌 실제 사용 환경에서의 처리 성능

결과가 긍정적이라면, 최첨단 제조 공정이 상대적으로 약하더라도 아키텍처와 집적 설계로 성능 격차를 일부 좁힐 수 있다는 의미가 된다. 그러나 그것이 화웨이가 EUV 노광을 대체했다거나 트랜지스터 미세화의 경제 법칙을 무너뜨렸다는 뜻은 아니다. 결국 발열 관리, 설계 자동화 도구, 제조 수율과 생산 규모가 함께 뒷받침돼야 한다.

‘5층 케이크’와 ‘18층 보탑’은 무엇이 다른가

엔비디아 최고경영자 젠슨 황은 AI 산업을 에너지 → 칩 → 컴퓨팅 인프라 → 클라우드·AI 모델 → 애플리케이션으로 이어지는 ‘5층 케이크’에 비유해 설명해왔다. 이 모델은 AI 산업이 전력과 하드웨어에서 출발해 인프라와 모델을 거쳐 최종 서비스와 경제적 가치로 이어지는 큰 흐름을 보여주는 산업 지도에 가깝다.

화웨이 반도체 수석과학자 랴오헝은 여기에 **‘18층 보탑’**이라는 보다 세분화된 관점을 제시했다. 이 모델은 이론·에너지·광물·원재료·실리콘에서 시작해 트랜지스터와 공정 설계, 웨이퍼 제조, 노광 장비, 첨단 패키징으로 이어진다. 그 위에는 칩 아키텍처, 컴파일러와 런타임, 연산자 분할, 양자화가 놓이고, 최상위에는 AI 훈련, 기반 모델, 에이전트, 제품과 애플리케이션이 배치된다.

따라서 두 모델은 서로 완전히 다른 산업을 말하는 것이 아니다. 황의 모델이 산업 전체의 가치 흐름을 압축한 상위 개념이라면, 랴오의 보탑은 ‘칩’, ‘인프라’, ‘모델’이라는 큰 단어 안에 숨어 있는 세부 기술과 생산 의존관계를 드러내는 하향식이 아닌 공학적 지도다.

왜 가장 약한 층이 전체 성능을 결정하나

랴오가 말하는 ‘가장 짧은 층’ 또는 병목은 결국 엔드투엔드 시스템 공학의 문제다. 아무리 뛰어난 AI 모델이나 가속기를 확보해도 전력 공급이 부족하거나, 메모리 대역폭이 낮거나, 패키징과 제조 수율이 불안정하면 전체 처리량은 제한된다. 컴파일러와 런타임이 하드웨어를 충분히 활용하지 못하거나 칩 사이 통신이 느려도 마찬가지다.

이 관점에서 AI 시스템의 처리량·비용·신뢰성은 가장 약한 의존관계의 수준을 넘기 어렵다. 빠른 가속기 하나를 확보하는 것만으로는 충분하지 않으며, 각 층 사이의 인터페이스와 협업을 강화해야 한다는 것이 ‘18층 보탑’의 핵심 메시지다.

여러 개의 약한 칩을 하나의 시스템으로 묶는 전략

화웨이가 선택한 현실적인 대응책은 개별 칩의 절대 성능만으로 경쟁하지 않는 것이다. 대신 국내에서 조달 가능한 가속기를 다수 연결하고, 칩·메모리·네트워크·컴파일러·런타임·모델 양자화·분산 학습 소프트웨어를 함께 최적화해 시스템 전체의 성능을 끌어올리려 한다.

이 방식은 작업을 여러 장치에 잘 나눌 수 있는 AI 연산에서 효과를 낼 수 있다. 칩 하나하나의 성능이 상대적으로 낮더라도 칩 사이 통신 시간을 줄이고 유휴 시간을 최소화하면 유용한 클러스터 성능을 얻을 수 있기 때문이다. 타우 스케일링이 칩 내부의 지연뿐 아니라 대규모 시스템의 조율까지 겨냥하는 이유도 여기에 있다.

물론 대가가 따른다. 같은 작업을 수행하려면 더 많은 칩과 전력이 필요할 수 있고, 네트워크 구축과 소프트웨어 개발, 운영 관리도 복잡해진다. 소수의 최첨단 GPU로 구성한 시스템보다 비용과 전력 효율이 낮을 가능성도 있다. 현재 공개된 자료는 이것이 화웨이의 전략이라는 점을 뒷받침하지만, 엔비디아의 선도 시스템과 동등한 성능을 낸다는 독립적인 검증은 아직 충분하지 않다.

중국의 ‘통합 스택’ 구축과 시장 변화

이 전략은 중국 내 반도체 생태계를 한 회사나 한 부품에 의존하지 않는 통합 구조로 만들려는 움직임과 맞닿아 있다. 반도체 설계·제조뿐 아니라 메모리, 패키징, AI 프레임워크, 시스템 통합까지 연결해야 특정 한 단계의 수입 제한이 전체 시스템의 성능을 막는 상황을 줄일 수 있기 때문이다.

시장도 변하고 있다. 로이터가 검토한 IDC 자료에 따르면 2025년 중국 AI 가속기 서버 시장에서 중국 GPU·AI 칩 업체들의 합산 점유율은 약 41%였다. 엔비디아는 약 55%로 여전히 가장 큰 공급업체였지만, 미국의 수출 통제와 중국의 국산화 압력이 시장 구도를 바꾸는 주요 요인으로 작용했다.

결론: 물리학을 벗어나는 것이 아니라 경쟁의 무대를 옮기는 것

화웨이는 반도체 물리학을 피해 가려는 것이 아니다. 트랜지스터를 더 작게 만드는 경쟁만으로는 미국의 장비 제재와 제조 격차를 단기간에 극복하기 어렵다고 보고, 아키텍처·패키징·소프트웨어·메모리·네트워크·클러스터 협업으로 경쟁의 무대를 넓히려는 것이다.

9월 스마트폰 칩은 이 전략의 첫 대중적 검증 기회가 될 수 있다. 실제 성능과 전력 효율, 수율, 장기 공급 능력에서 의미 있는 결과를 낸다면 화웨이는 미세화 격차를 시스템 설계로 일부 보완할 수 있음을 보여줄 수 있다. 하지만 그 결과가 곧바로 EUV의 대체나 새로운 무어의 법칙의 탄생을 뜻하지는 않는다. 타우 스케일링의 진정한 가치는 선언이 아니라, 여러 산업 층을 하나의 작동하는 시스템으로 묶어냈을 때 비로소 평가될 것이다.

다만 ‘9월 출시’ 자체가 기술력을 증명하는 것은 아니다. 업계 연구자와 분석가들이 확인해야 할 항목은 훨씬 많다.

• 실제 제조 공정과 수율
• CPU·GPU·NPU의 성능과 전력 소비
• 장시간 사용 시 발열과 지속 성능
• 패키징 및 메모리 구성
• 최고점 벤치마크가 아닌 실제 사용 환경에서의 처리 성능

결과가 긍정적이라면, 최첨단 제조 공정이 상대적으로 약하더라도 아키텍처와 집적 설계로 성능 격차를 일부 좁힐 수 있다는 의미가 된다. 그러나 그것이 화웨이가 EUV 노광을 대체했다거나 트랜지스터 미세화의 경제 법칙을 무너뜨렸다는 뜻은 아니다. 결국 발열 관리, 설계 자동화 도구, 제조 수율과 생산 규모가 함께 뒷받침돼야 한다.

‘5층 케이크’와 ‘18층 보탑’은 무엇이 다른가

엔비디아 최고경영자 젠슨 황은 AI 산업을 에너지 → 칩 → 컴퓨팅 인프라 → 클라우드·AI 모델 → 애플리케이션으로 이어지는 ‘5층 케이크’에 비유해 설명해왔다. 이 모델은 AI 산업이 전력과 하드웨어에서 출발해 인프라와 모델을 거쳐 최종 서비스와 경제적 가치로 이어지는 큰 흐름을 보여주는 산업 지도에 가깝다.

화웨이 반도체 수석과학자 랴오헝은 여기에 **‘18층 보탑’**이라는 보다 세분화된 관점을 제시했다. 이 모델은 이론·에너지·광물·원재료·실리콘에서 시작해 트랜지스터와 공정 설계, 웨이퍼 제조, 노광 장비, 첨단 패키징으로 이어진다. 그 위에는 칩 아키텍처, 컴파일러와 런타임, 연산자 분할, 양자화가 놓이고, 최상위에는 AI 훈련, 기반 모델, 에이전트, 제품과 애플리케이션이 배치된다.

따라서 두 모델은 서로 완전히 다른 산업을 말하는 것이 아니다. 황의 모델이 산업 전체의 가치 흐름을 압축한 상위 개념이라면, 랴오의 보탑은 ‘칩’, ‘인프라’, ‘모델’이라는 큰 단어 안에 숨어 있는 세부 기술과 생산 의존관계를 드러내는 하향식이 아닌 공학적 지도다.

왜 가장 약한 층이 전체 성능을 결정하나

랴오가 말하는 ‘가장 짧은 층’ 또는 병목은 결국 엔드투엔드 시스템 공학의 문제다. 아무리 뛰어난 AI 모델이나 가속기를 확보해도 전력 공급이 부족하거나, 메모리 대역폭이 낮거나, 패키징과 제조 수율이 불안정하면 전체 처리량은 제한된다. 컴파일러와 런타임이 하드웨어를 충분히 활용하지 못하거나 칩 사이 통신이 느려도 마찬가지다.

이 관점에서 AI 시스템의 처리량·비용·신뢰성은 가장 약한 의존관계의 수준을 넘기 어렵다. 빠른 가속기 하나를 확보하는 것만으로는 충분하지 않으며, 각 층 사이의 인터페이스와 협업을 강화해야 한다는 것이 ‘18층 보탑’의 핵심 메시지다.

여러 개의 약한 칩을 하나의 시스템으로 묶는 전략

화웨이가 선택한 현실적인 대응책은 개별 칩의 절대 성능만으로 경쟁하지 않는 것이다. 대신 국내에서 조달 가능한 가속기를 다수 연결하고, 칩·메모리·네트워크·컴파일러·런타임·모델 양자화·분산 학습 소프트웨어를 함께 최적화해 시스템 전체의 성능을 끌어올리려 한다.

이 방식은 작업을 여러 장치에 잘 나눌 수 있는 AI 연산에서 효과를 낼 수 있다. 칩 하나하나의 성능이 상대적으로 낮더라도 칩 사이 통신 시간을 줄이고 유휴 시간을 최소화하면 유용한 클러스터 성능을 얻을 수 있기 때문이다. 타우 스케일링이 칩 내부의 지연뿐 아니라 대규모 시스템의 조율까지 겨냥하는 이유도 여기에 있다.

물론 대가가 따른다. 같은 작업을 수행하려면 더 많은 칩과 전력이 필요할 수 있고, 네트워크 구축과 소프트웨어 개발, 운영 관리도 복잡해진다. 소수의 최첨단 GPU로 구성한 시스템보다 비용과 전력 효율이 낮을 가능성도 있다. 현재 공개된 자료는 이것이 화웨이의 전략이라는 점을 뒷받침하지만, 엔비디아의 선도 시스템과 동등한 성능을 낸다는 독립적인 검증은 아직 충분하지 않다.

중국의 ‘통합 스택’ 구축과 시장 변화

이 전략은 중국 내 반도체 생태계를 한 회사나 한 부품에 의존하지 않는 통합 구조로 만들려는 움직임과 맞닿아 있다. 반도체 설계·제조뿐 아니라 메모리, 패키징, AI 프레임워크, 시스템 통합까지 연결해야 특정 한 단계의 수입 제한이 전체 시스템의 성능을 막는 상황을 줄일 수 있기 때문이다.

시장도 변하고 있다. 로이터가 검토한 IDC 자료에 따르면 2025년 중국 AI 가속기 서버 시장에서 중국 GPU·AI 칩 업체들의 합산 점유율은 약 41%였다. 엔비디아는 약 55%로 여전히 가장 큰 공급업체였지만, 미국의 수출 통제와 중국의 국산화 압력이 시장 구도를 바꾸는 주요 요인으로 작용했다.

결론: 물리학을 벗어나는 것이 아니라 경쟁의 무대를 옮기는 것

화웨이는 반도체 물리학을 피해 가려는 것이 아니다. 트랜지스터를 더 작게 만드는 경쟁만으로는 미국의 장비 제재와 제조 격차를 단기간에 극복하기 어렵다고 보고, 아키텍처·패키징·소프트웨어·메모리·네트워크·클러스터 협업으로 경쟁의 무대를 넓히려는 것이다.

9월 스마트폰 칩은 이 전략의 첫 대중적 검증 기회가 될 수 있다. 실제 성능과 전력 효율, 수율, 장기 공급 능력에서 의미 있는 결과를 낸다면 화웨이는 미세화 격차를 시스템 설계로 일부 보완할 수 있음을 보여줄 수 있다. 하지만 그 결과가 곧바로 EUV의 대체나 새로운 무어의 법칙의 탄생을 뜻하지는 않는다. 타우 스케일링의 진정한 가치는 선언이 아니라, 여러 산업 층을 하나의 작동하는 시스템으로 묶어냈을 때 비로소 평가될 것이다.