시티(CITI) 애널리스트들은 CES 2026에서 베라 루빈 플랫폼이 조기에 공개된 것에 대해 놀라움을 표했다. 또한 그들은 블랙웰/루빈 로드맵에서 5,000억 달러 규모의 AI 수요 상승 여력이 있다고 밝혔다 .
엔비디아는 AI 팩토리(AI Factory)를 위해 베라를 처음부터 설계했다. 엔비디아 개발자 블로그 및 상세 하드웨어 분석 보고서에 기반한 주요 사양은 다음과 같다 :
| 사양 | 세부 내용 |
|---|---|
| 코어 | 88개의 커스텀 엔비디아 올림푸스(Olympus) 코어 |
| 스레드 | 176개 (엔비디아 공간 멀티스레딩, 물리적 리소스 분할 방식) |
| ISA | Arm v9.2 |
| 명령어 디코드 폭 | 10-와이드 |
| 분기 예측기 | 뉴럴(Neural); 사이클당 2개의 점유 분기 처리 |
| L2 캐시 (코어당) | 2MB |
| L3 캐시 (전체) | 164MB |
| 메모리 | LPDDR5X (SOCAMM2 모듈), 최대 1.2TB/s 대역폭 |
| 메모리 전력 | <30W (기존 DDR5의 >100W 대비) |
| 상호 연결 | PCIe Gen 6, CXL 3.1 |
| TDP | 450W (단일 소켓 양산 전 시스템 기준) |
| 공정 | TSMC 3nm (N3) |
| 다이 설계 | 88개 코어 모두 단일 모놀리식 다이, NUMA 문제 없음 |
| FP8 지원 | AI 워크로드를 위한 네이티브 FP8 정밀도 지원 |
엔비디아에 따르면 베라는 경쟁 플랫폼 대비 최대 50% 더 빠른 샌드박스 성능과 기존 CPU 인프라 대비 80% 더 빠른 샌드박스 환경 성능을 제공한다 . 젠슨 황 CEO는 베라 칩이 2,000억 달러 규모의 시장을 겨냥하고 있다고 강조했다 .
첫 번째로 널리 알려진 독립 벤치마크는 포로닉스(Phoronix) 가 2026년 5월 26일, 엔비디아 산타클라라 본사에서 단일 소켓 베라 시스템을 대상으로 진행했다 . 이 테스트는 엔비디아가 주최하고 관리한 큐레이션된 테스트였기 때문에 결과가 모든 서드파티 워크로드에 일반화되지 않을 수 있다는 점을 참고해야 한다 .
포로닉스 기하 평균 기준 주요 결과:
레드판다(Redpanda)의 독립적 검증: 자체 벤치마크에서 베라를 다른 5개 시스템과 비교한 결과, 베라는 모든 분야에서 가장 낮은 스트리밍 지연 시간, 최고의 인터커넥트 확장성, AMD EPYC '토린' 대비 최대 73% 더 높은 처리량의 가장 빠른 빌드 시간을 보여줬다 .
주의사항: 톰스 하드웨어(Tom's Hardware)가 지적했듯, 이는 엔비디아 산타클라라 시설에서 진행된 큐레이션된 테스트이므로 결과가 모든 워크로드에 일반화되지 않을 수 있다 .
로사(Rosa)는 베라의 후속 모델로 확인되었으며, 노벨상 수상자인 의학 물리학자 로잘린 서스먼 얄로우(Rosalyn Sussman Yalow)의 이름을 따서 명명되었다. 이 칩은 페인만(Feynman) 세대에 속하며 2028년 출시가 예상된다 .
엔비디아 공식 확인 사항:
루머/보도 사항 (엔비디아 공식 확인 안 됨):
요약: 로사는 베라의 올림푸스 코어 대비 동일 다이 면적에서 코어당 성능을 향상시킨 제품으로, Arm v9.2 리겔 아키텍처를 기반으로 2028년 페인만 플랫폼의 일부로 출시될 예정이다. 2nm와 A16 중 어떤 공정을 사용할지는 아직 확정되지 않았다.
시티(CITI) 애널리스트들은 CES 2026에서 베라 루빈 플랫폼이 조기에 공개된 것에 대해 놀라움을 표했다. 또한 그들은 블랙웰/루빈 로드맵에서 5,000억 달러 규모의 AI 수요 상승 여력이 있다고 밝혔다 .
엔비디아는 AI 팩토리(AI Factory)를 위해 베라를 처음부터 설계했다. 엔비디아 개발자 블로그 및 상세 하드웨어 분석 보고서에 기반한 주요 사양은 다음과 같다 :
| 사양 | 세부 내용 |
|---|---|
| 코어 | 88개의 커스텀 엔비디아 올림푸스(Olympus) 코어 |
| 스레드 | 176개 (엔비디아 공간 멀티스레딩, 물리적 리소스 분할 방식) |
| ISA | Arm v9.2 |
| 명령어 디코드 폭 | 10-와이드 |
| 분기 예측기 | 뉴럴(Neural); 사이클당 2개의 점유 분기 처리 |
| L2 캐시 (코어당) | 2MB |
| L3 캐시 (전체) | 164MB |
| 메모리 | LPDDR5X (SOCAMM2 모듈), 최대 1.2TB/s 대역폭 |
| 메모리 전력 | <30W (기존 DDR5의 >100W 대비) |
| 상호 연결 | PCIe Gen 6, CXL 3.1 |
| TDP | 450W (단일 소켓 양산 전 시스템 기준) |
| 공정 | TSMC 3nm (N3) |
| 다이 설계 | 88개 코어 모두 단일 모놀리식 다이, NUMA 문제 없음 |
| FP8 지원 | AI 워크로드를 위한 네이티브 FP8 정밀도 지원 |
엔비디아에 따르면 베라는 경쟁 플랫폼 대비 최대 50% 더 빠른 샌드박스 성능과 기존 CPU 인프라 대비 80% 더 빠른 샌드박스 환경 성능을 제공한다 . 젠슨 황 CEO는 베라 칩이 2,000억 달러 규모의 시장을 겨냥하고 있다고 강조했다 .
첫 번째로 널리 알려진 독립 벤치마크는 포로닉스(Phoronix) 가 2026년 5월 26일, 엔비디아 산타클라라 본사에서 단일 소켓 베라 시스템을 대상으로 진행했다 . 이 테스트는 엔비디아가 주최하고 관리한 큐레이션된 테스트였기 때문에 결과가 모든 서드파티 워크로드에 일반화되지 않을 수 있다는 점을 참고해야 한다 .
포로닉스 기하 평균 기준 주요 결과:
레드판다(Redpanda)의 독립적 검증: 자체 벤치마크에서 베라를 다른 5개 시스템과 비교한 결과, 베라는 모든 분야에서 가장 낮은 스트리밍 지연 시간, 최고의 인터커넥트 확장성, AMD EPYC '토린' 대비 최대 73% 더 높은 처리량의 가장 빠른 빌드 시간을 보여줬다 .
주의사항: 톰스 하드웨어(Tom's Hardware)가 지적했듯, 이는 엔비디아 산타클라라 시설에서 진행된 큐레이션된 테스트이므로 결과가 모든 워크로드에 일반화되지 않을 수 있다 .
로사(Rosa)는 베라의 후속 모델로 확인되었으며, 노벨상 수상자인 의학 물리학자 로잘린 서스먼 얄로우(Rosalyn Sussman Yalow)의 이름을 따서 명명되었다. 이 칩은 페인만(Feynman) 세대에 속하며 2028년 출시가 예상된다 .
엔비디아 공식 확인 사항:
루머/보도 사항 (엔비디아 공식 확인 안 됨):
요약: 로사는 베라의 올림푸스 코어 대비 동일 다이 면적에서 코어당 성능을 향상시킨 제품으로, Arm v9.2 리겔 아키텍처를 기반으로 2028년 페인만 플랫폼의 일부로 출시될 예정이다. 2nm와 A16 중 어떤 공정을 사용할지는 아직 확정되지 않았다.