TSMC의 AI 질주: 기록적 매출, CEO의 '가격 신사협정', 그리고 차세대 CoPoS 패키징 혁명

이러한 성과는 글로벌 기업들의 AI 인프라 구축 경쟁이 TSMC에게 강력하고도 지속적인 성장 동력이 되고 있음을 확인시켜 줍니다 .

C.C. 웨이 CEO의 직언: "우리가 만들 수 있는 칩은 한계가 있다"

신기록 달성이 발표되기 며칠 전인 2026년 6월 4일, 대만 신주에서 열린 TSMC 정기 주주총회에서 C.C. 웨이 회장 겸 CEO는 화려한 실적 이면의 냉정한 현실을 지적했습니다. 그는 TSMC의 글로벌 칩 공급 능력이 AI가 촉발한 폭발적 수요를 '매우 오랜 기간' 따라잡지 못할 것이라고 경고했습니다. 병목 현상의 핵심은 단순한 웨이퍼 주문량이 아닌, 물리적인 생산 능력(capacity) 그 자체라고 못 박았습니다 .

"우리는 매우 열심히 일하고 있지만, 수요가 너무 많습니다. 우리가 생산할 수 있는 양에는 한계가 있습니다,"라고 웨이 CEO는 주주들에게 말했습니다. 그는 첨단 공정 노드(미세 공정)의 생산 능력이 사실상 매진 상태이며, 현재 수요가 TSMC의 생산 능력을 약 25~30% 웃돌고 있다고 확인해주었습니다 . 이러한 구조적 공급 부족은 향후 몇 년간 미국에 추가 생산 시설이 가동되더라도 지속될 전망입니다 .

'가격 폭등' 대신 '신뢰'를 선택한 TSMC

웨이 CEO는 메모리 반도체 업계에서 흔히 볼 수 있는 급격한 가격 변동성과 TSMC의 전략 사이에 분명한 선을 그었습니다. 그는 고객과의 장기적 신뢰 관계를 구축하는 데 집중하겠다며, 단기적 이익을 위한 돌발적인 가격 인상은 배제하겠다고 선을 그었습니다 .

"그런 방식은 지속 가능하지 않습니다. 우리는 장기적인 신뢰를 쌓는 데 주력하고 있습니다,"라며 TSMC의 모델을 현물 시장식 가격 결정과 차별화했습니다 .

그러나 이것이 가격 동결을 의미하지는 않습니다. 가격 인상을 원하느냐는 직접적인 질문에 웨이 CEO는 "그렇게 하고 싶습니다... 우리도 돈을 벌어야 하니까요"라고 답해, 점진적인 가격 조정 가능성을 열어두었습니다 . 실제로 업계 보도에 따르면 TSMC는 원자재, 장비, 제조 비용 상승을 반영하여 2026년에 첨단 공정 가격을 5~10% 인상할 계획입니다 .

핵심은 이것입니다. TSMC의 가격은 급등이 아닌, 꾸준하고 예측 가능한 방식으로 오를 것입니다. 이는 전자제품 공급망 전체에 중요한 신호입니다.

차세대 혁명, CoPoS: 원형 웨이퍼의 종말을 고하다

당장의 공급 부족 문제 너머에서, TSMC는 AI 칩을 조립하는 근본적인 방식을 바꿀 준비를 하고 있습니다. 저명한 애널리스트 궈밍치(Ming-Chi Kuo)와 다수의 업계 보도에 따르면, CoPoS (Chip-on-Panel-on-Substrate) 라 불리는 차세대 첨단 패키징 기술이 2028년 하반기 양산을 목표로 가속화되고 있습니다 .

CoPoS란 무엇인가?

CoPoS는 팬-아웃 패널 레벨 패키징(FOPLP) 솔루션으로, 수십 년간 업계 표준이었던 300mm 원형 실리콘 웨이퍼에서 완전히 탈피합니다. 대신, 현재 단계에서는 일반적으로 310mm × 310mm 크기의 크고 직사각형 패널을 사용하여 칩을 조립합니다 .

기술 구조를 살펴보면, 유리 코어 기판을 중심으로 양면에 ABF(Ajinomoto Build-up Film) 빌드업 층이 자리 잡고, 칩은 이 ABF 층 표면에 위치하게 됩니다. 칩과 기판 간의 상호 연결은 칩 측의 RDL(재배선층)과 ABF 층 자체가 담당합니다 . 이 설계 덕분에 현재 최첨단 기술인 CoWoS(Chip on Wafer on Substrate)로는 물리적으로 불가능했던 거대하고 복잡한 패키지 제작이 가능해집니다.

AI 시대에 왜 중요한가?

원형 웨이퍼에서 사각 패널로의 전환은 차세대 AI 가속기의 중대한 제조 병목 현상을 해결합니다. 300mm 원형 웨이퍼의 면적 활용률은 약 57%에 불과하지만, 310mm × 310mm 정사각형 패널은 활용률을 87% 이상으로 끌어올려, 가용 면적이 5배 이상 증가하는 효과를 냅니다 .

이는 생산량에 극적인 영향을 미칩니다. 엔비디아 B200급 대형 GPU의 경우, 표준 CoWoS 기판 하나로는 약 4개를 생산할 수 있습니다. 그러나 같은 공간의 CoPoS 패널에서는 9개에서 16개까지 생산할 수 있어 제조 경제성이 비약적으로 향상됩니다 .

CoPoS는 표준 포토마스크(레티클) 크기의 9.5배를 초과하는 초대형 패키지, 즉 오늘날의 기술로는 도저히 만들 수 없는 이종(heterogeneous) 집적 시스템을 위해 설계되었습니다 . 이것이 바로 10년 후의 AI 모델을 위해 필요한 칩의 종류입니다.

겨냥한 목표: 엔비디아 '파인만(Feynman)' AI GPU

궈밍치의 게시물을 포함한 다수의 보도는 엔비디아의 차세대 '파인만' AI GPU 아키텍처가 CoPoS의 첫 적용 제품이 될 가능성이 높다고 지목합니다 . 초기에는 인텔의 차세대 칩이 첫 고객이라는 소문도 있었지만, 현재 업계의 중론은 엔비디아에 무게를 싣고 있습니다 .

엔비디아는 '파인만' 아키텍처를 2026년 하반기 양산 예정인 TSMC의 첨단 A16 공정 노드와 결합하여, 2028년 출시를 목표로 할 것으로 예상됩니다 . A16 공정과 새로운 CoPoS 패키징 모두에 조기 접근 권한을 확보함으로써, 엔비디아는 AI 하드웨어 분야에서 수년간 유지될 강력한 경쟁력의 해자를 구축하는 셈입니다 .

글로벌 생산 일정

개발 일정은 이미 시작되었으며, 대만과 미국에서 동시다발적으로 진행 중입니다.

• 파일럿 라인 (대만): TSMC의 CoPoS 파일럿 라인이 자회사 비세라(VIsEra)가 운영하는 룽탄(Longtan) 시설에 구축되고 있습니다. R&D 팀을 위한 장비 반입은 2026년 2월에 시작되었으며, 전체 파일럿 라인은 2026년 6월 완공을 목표로 하고 있습니다 . 2026년 말에서 2027년 초 시험 생산을 거쳐 2028년 공정 검증이 이루어질 예정입니다 .
• 대량 생산 (대만): TSMC의 새로운 자이(Chiayi) 시설에서의 대량 생산은 2028년 하반기에서 2029년 사이에 본격화될 전망입니다 .
• 미국 확장: TSMC는 애리조나에 전용 CoPoS 패키징 시설을 계획 중이며, 2027년 말 사전 생산을 시작으로 2029년 대량 생산 체제에 돌입하는 것을 목표로 하고 있습니다. 이는 미국 본토에서 AI 컴퓨팅 스택 전체를 확보하려는 전략적 전환을 의미합니다 .

전략적 의미

CoPoS는 단순한 비용 절감 수단이 아닙니다. 이것은 방어와 공격을 겸비한 전략적 무기입니다. 궈밍치 애널리스트가 추정한 바와 같이, TSMC는 이를 통해 약 2032년까지 첨단 패키징 분야에서 가시적인 경쟁 우위를 지속할 것입니다 . AI 업계의 관점에서 보면, CoPoS는 현 기술의 한계를 넘어 물리적으로 더 크고 강력한 가속기의 새로운 지평을 열어, 무어의 법칙을 거대 AI 모델 시대에도 연장시키는 원동력이 될 것입니다.