Siemens Veloce는 Arm AGI CPU의 테이프아웃 리스크를 어떻게 낮추나

문제는 단순히 CPU 코어 하나를 잘 검증하는 수준에서 끝나지 않는다는 점이다. Siemens는 이 설계의 맥락으로 멀티다이 CSS 아키텍처, Neoverse V 시리즈 코어, 고속 인터커넥트, PCIe Gen6·NVMe·CXL 같은 인터페이스를 언급했다 . 이런 구성에서는 개별 블록이 정상이어도, 코어·인터커넥트·입출력·전력 동작·소프트웨어가 데이터센터식 부하에서 함께 움직일 때 다른 문제가 드러날 수 있다.

Veloce Strato CS가 테이프아웃 전에 하는 일

Veloce Strato CS는 Siemens 검증 흐름에서 에뮬레이션 계층에 해당한다. Siemens는 이를 하드웨어 보조 검증 플랫폼으로 설명하며, Arm AGI CPU 검증을 서브시스템 수준부터 전체 시스템 수준까지 지원했다고 밝혔다 . 이는 개별 블록 테스트만으로는 보이지 않을 수 있는 통합 문제를 찾는 데 필요한 범위다.

여기서 핵심은 규모다. Siemens에 따르면 Arm은 AGI CPU의 풀시스템 검증을 위해 여러 대의 Veloce Strato CS 타워를 사용했다 . 대형 데이터센터 CPU에서는 이런 스케일이 중요하다. 실제 실리콘이 나오기 전에 더 넓은 시스템 동작을 돌려 보면서 Siemens가 언급한 성능, 지연시간, 전력 관련 목표를 점검할 수 있기 때문이다 .

Siemens는 또한 Arm이 하드웨어 보조 검증, 에뮬레이션, 프로토타이핑 워크플로를 사용해 AGI CPU에 쓰이는 Neoverse V 시리즈 Compute Subsystem의 주요 성능 지표를 검증했다고 밝혔다 . 테이프아웃 전 관점에서 보면 가치는 분명하다. 시스템 수준의 문제를 일찍 발견할수록 설계와 소프트웨어 준비 과정을 조정할 시간이 늘어난다.

Veloce proFPGA CS가 더하는 소프트웨어 준비도

에뮬레이션이 하드웨어와 시스템 검증의 중심이라면, 데이터센터 CPU에는 소프트웨어 준비도도 필요하다. Siemens는 Veloce proFPGA CS가 FPGA 기반 실리콘 전 소프트웨어 개발에 쓰이고, 프로토타입을 거의 실시간에 가까운 속도로 실행해 검증, 드라이버 개발, 시스템 브링업을 실리콘 출시 전에 시작할 수 있게 한다고 설명했다 .

클라우드 인프라용 CPU에서는 이 부분이 특히 중요하다. 하드웨어 목표를 충족하더라도 소프트웨어 스택이 준비되지 않으면 실제 배치가 늦어질 수 있다. FPGA 프로토타이핑은 실제 칩이 아직 없을 때도 팀들이 더 일찍 브링업 작업을 진행할 수 있는 현실적인 표적을 제공한다.

Siemens 검증이 증명하지 않는 것

이번 Siemens 발표로 말할 수 있는 결론은 명확하다. Arm은 AGI CPU의 실리콘 전 리스크를 줄이기 위해 대규모 하드웨어 보조 검증과 FPGA 프로토타이핑을 활용하고 있다 . 다만 이것이 최종 양산 실리콘의 성능을 독립적으로 입증한다는 뜻은 아니다.

이 구분은 Arm의 성능 메시지를 읽을 때 중요하다. Arm은 AGI CPU가 x86 플랫폼 대비 랙당 성능을 2배 이상 제공한다고 주장했다 . 현재 제공된 자료에서 이 수치는 Arm의 출시 주장으로 확인되는 것이지, 제3자 벤치마크 결과로 제시된 것은 아니다. 또한 제공된 자료에는 최종 테이프아웃 날짜나 양산 실리콘 검증 데이터가 공개돼 있지 않다.

결론

Siemens는 Arm이 AGI CPU 검증을 칩 개발 주기의 더 앞단으로 끌어올리도록 돕고 있다. Veloce Strato CS는 Arm이 프로세서를 서브시스템부터 풀시스템 규모까지 에뮬레이션하고 검증할 수 있게 하며, Veloce proFPGA CS는 소프트웨어 팀이 실리콘 출시 전에 검증, 드라이버 개발, 브링업을 시작할 수 있는 플랫폼을 제공한다 .

따라서 Siemens Veloce의 의미는 ‘Arm AGI CPU가 최종 성능을 이미 입증했다’가 아니라 ‘Arm이 하드웨어, 성능, 전력, 지연시간, 통합, 소프트웨어 준비 리스크를 실리콘 이전 단계에서 줄이려는 검증 전략을 쓰고 있다’에 있다.