답변게시됨24 소스
인텔 EMIB-T, CoWoS 의존도를 낮출 AI 패키징 대안으로 부상
EMIB T는 패키지 전체를 덮는 실리콘 인터포저 대신 필요한 지점에만 소형 실리콘 브리지를 넣고, TSV로 수직 전력 공급 경로를 추가한 기술이다. TSMC의 CoWoS 생산능력은 2023년 말 월 약 1만 3,000장 수준에서 2026년 말 월 12만 13만 장 수준으로 크게 확대될 전망이지만, 수요도 함께 늘어 공급 부족은 완전히 해소되지 않을 것으로 추정된다.
게시자GPT-5.6 Terra로 편집GPT Image 2로 이미지 생성
연구 답변
주요 시사점
- EMIB T는 패키지 전체를 덮는 실리콘 인터포저 대신 필요한 지점에만 소형 실리콘 브리지를 넣고, TSV로 수직 전력 공급 경로를 추가한 기술이다.
- TSMC의 CoWoS 생산능력은 2023년 말 월 약 1만 3,000장 수준에서 2026년 말 월 12만 13만 장 수준으로 크게 확대될 전망이지만, 수요도 함께 늘어 공급 부족은 완전히 해소되지 않을 것으로 추정된다.
- 미디어텍의 CoWoS·EMIB T 병행 활용이 가장 뚜렷한 도입 신호다. 구글, 메타, 브로드컴, 엔비디아, SK하이닉스, 아마존 관련 보도는 상당수가 평가·관심 단계이거나 공식 확인되지 않은 내용이다.
AI 프롬프트
openai.comCreate a landscape editorial hero image for this Studio Global article: How is Intel positioning its EMIB-T advanced packaging technology as an alternative to TSMC’s capacity-constrained CoWoS platform for large. Article summary: Intel is positioning EMIB‑T as a second-source packaging option for very large AI accelerators: one that can attach logic and HBM without consuming a package-wide silicon interposer or scarce CoWoS capacity. It is a cred. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fak
대형 AI 가속기는 이제 최첨단 로직 공정만으로 생산량이 결정되지 않는다. 연산 다이와 고대역폭메모리(HBM)를 한 패키지 안에서 연결하는 첨단 패키징이 핵심 병목으로 떠올랐다. 인텔은 이 틈을 겨냥해 EMIB-T를 제시하고 있다. 필요한 연결 구간에만 실리콘을 쓰는 모듈형 구조와 HBM 중심 설계에 맞춘 직접적인 전력 공급 경로가 핵심이다. 18
다만 EMIB-T의 의미는 기술 비교에만 있지 않다. CoWoS 물량 확보가 어려운 고객에게 또 하나의 패키징 경로를 제공한다는 점이 더 중요하다. 그렇다고 EMIB-T가 이미 TSMC의 성숙한 CoWoS 생태계를 전면 대체했다고 보기는 어렵다.
구조는 어떻게 다른가
CoWoS: 패키지 아래 넓게 깔리는 연결층
대표적인 CoWoS-S 구조에서는 연산 다이와 HBM 스택이 대형 실리콘 인터포저 위에 배치된다. 인터포저는 패키지의 넓은 영역에 걸쳐 고밀도 배선층을 형성해, AI 가속기에 필요한 매우 넓은 데이터 연결을 담당한다. 4
이는 대형 HBM 시스템에서 검증된 방식이지만, 패키지 크기만큼 실리콘 인터포저가 필요해지고 특화된 첨단 패키징 공급망 의존도도 커진다.
다만 CoWoS를 단일 구조로 이해하면 안 된다. TSMC의 CoWoS-L은 하나의 거대한 실리콘 인터포저 대신 재배선층(RDL) 인터포저와 국소 실리콘 인터커넥트 브리지(LSI)를 활용한다. 따라서 실제 비교는 단순한 ‘인터포저 대 비(非)인터포저’가 아니다. 7
EMIB: 필요한 곳에만 넣는 실리콘 브리지
인텔의 EMIB(Embedded Multi-die Interconnect Bridge)는 유기 기판 안에 작은 실리콘 브리지를 삽입한다. 연산 다이와 HBM처럼 인접한 다이 사이에 고밀도·단거리 연결이 필요한 구간은 브리지가 맡고, 상대적으로 밀도가 낮은 배선은 기판이 처리한다. 18
22
즉, 패키지 전체 아래에 대형 실리콘 인터포저를 깔지 않는 것이 설계의 출발점이다. 인텔은 국소 임베디드 브리지가 로직-로직, 로직-HBM 통합에서 필요한 연결 방식에 맞춰 브리지 유형을 선택할 수 있어 비용 효율적인 선택지가 될 수 있다고 설명한다. 18
EMIB-T: 수직 전력 공급을 더한 EMIB
EMIB-T는 브리지에 TSV(실리콘 관통 전극)를 추가한 버전이다. 인텔은 HBM 수요 증가로 직류·교류 노이즈를 최소화한 수직 전력 공급의 필요성이 커졌고, 이에 대응해 TSV를 도입했다고 밝혔다. 18
일반 EMIB가 주로 이웃한 다이 간의 고밀도 수평 연결을 제공했다면, EMIB-T는 브리지를 관통하는 보다 직접적인 수직 전력 경로를 추가한다. 대형·고전류 패키지의 전기적 요구에 대응하려는 설계다. 보도에 따르면 기존 전력 경로에서 발생할 수 있는 전압 강하도 줄이는 방향이다. 18
27
인텔이 기회를 보는 이유: 여전히 빡빡한 CoWoS 물량
핵심은 공급 집중이다. TSMC CoWoS 생산능력은 2023년 말 월 약 1만 3,000장 웨이퍼 스타트에서 2026년 말 월 약 12만~13만 장 수준으로 늘어날 것으로 추정된다. 44 그러나 AI 수요도 같은 속도로 커졌다. TrendForce가 전한 기관투자가 추정에 따르면 CoWoS 수급 격차는 2026년 중반 약 20%에서 연말 약 10%로 줄어들 전망이지만, 사라지는 것은 아니다.
36
엔비디아가 CoWoS 배정 물량의 약 60%를 확보하고 있다는 추정도 있다. 이는 TSMC의 공식 공시 수치는 아니지만, 사실이라면 자체 AI 칩을 개발하는 기업과 하이퍼스케일러가 검증된 제2 공급처를 원하는 이유를 보여준다. 30
인텔에 EMIB-T는 단순한 ‘물량 부족 시 임시 대체재’ 이상의 의미를 갖는다. 향후 가속기 세대에서 다른 패키지 아키텍처를 함께 인증해 두면, 특정 공급 경로와 제한된 물량 풀에 대한 의존도를 낮출 수 있기 때문이다.
누가 도입하거나 평가하고 있나
회사별 공개 정보의 신뢰도와 구체성은 크게 다르다. 보도나 평가를 곧바로 양산 수주로 해석해서는 안 된다.
| 기업 또는 프로그램 | 공개적으로 알려진 상태 | 해석할 수 있는 범위 |
|---|---|---|
| 미디어텍 | 초대형 맞춤형 AI ASIC에 CoWoS와 EMIB-T를 병행 활용하겠다고 밝힌 것으로 보도됐다. |
가장 강한 도입 신호지만, EMIB-T가 CoWoS를 대체한다는 뜻은 아니다. |
| 구글 TPU | 익명 소식통 기반 보도에서는 구글이 미디어텍과 함께 미래 TPU용 인텔 패키징을 평가했고, 별도 보도에서는 2028년 TPU 300만 개 이상을 위한 인텔 패키징을 예약했다고 전했다. |
잠재적으로 큰 프로그램이지만, 구글은 세부 프로그램과 물량을 공식 확인하지 않았다. |
| 브로드컴·메타 | 두 회사가 EMIB 전환 또는 부분 전환을 검토한다는 보도가 나왔으며, 메타의 추론용 실리콘이 대상 후보로 거론됐다. |
공개된 양산 수주가 아니라 평가 또는 관심 단계로 봐야 한다. |
| 엔비디아 | 대안에 관심이 있다는 보도는 있으나, EMIB-T 물량을 확정한 공개 프로그램은 확인되지 않는다. |
관심이나 협력 활동을 EMIB-T 채택으로 동일시할 수 없다. |
| SK하이닉스 | SK하이닉스가 HBM 통합을 위해 인텔 EMIB를 시험하고 있다는 보도가 있다. |
생태계 인증 측면에서는 의미가 있지만, 양산 약정은 아니다. |
| 아마존 트레이니엄 | 아마존의 Trainium 계열을 둘러싼 논의 또는 관심 보도가 있다. |
Trainium 4에 대한 EMIB-T 확정 수주를 뒷받침할 공개 근거는 충분하지 않다. |
첨단 패키징은 전기 성능뿐 아니라 열 특성, 기계적 신뢰성, 기판 공급, HBM 호환성, 지속적인 수율까지 함께 검증해야 한다. 고객사의 평가는 생태계가 움직이기 시작했다는 신호일 수는 있어도 대량 양산의 증거는 아니다.
2027년 인텔 램프업이 뜻하는 것
보도들은 EMIB-T의 물량 확대 시점을 2026~2027년으로 연결한다. 9
25 인텔이 2027년 하반기에 의미 있는 규모로 확대에 성공한다면, 가장 심각했던 CoWoS 부족이 일부 완화된 뒤에 기회를 맞게 될 가능성이 있다.
이 시점은 급격한 플랫폼 교체보다는 멀티소싱에 유리하다.
- CoWoS는 이미 깊게 자리 잡았다. 생태계, 공정 성숙도, 고객의 설계 경험이 축적돼 있어 선도 AI 설계의 기본 선택지로서 강점이 크다.
- EMIB-T는 별도의 기술·공급망 선택지를 제공한다. 국소 브리지는 패키지 전체 실리콘 인터포저 의존을 낮추고, TSV는 대형 HBM 패키지의 전력 공급 요구를 겨냥한다.
18
- 부족 폭이 작아져도 전략적 가치는 남는다. 수급 격차가 10%까지 줄어든다고 해도 배정 리스크와 제품 출시 시점은 수년 단위 가속기 로드맵에서 여전히 중요하다.
36
결론: CoWoS의 대체재보다 ‘지속 가능한 제2 공급처’
단기적으로 인텔이 AI 패키징 시장에서 CoWoS를 전면 대체할 가능성은 높지 않다. 더 현실적인 시나리오는 HBM 비중이 큰 일부 AI 가속기와 하이퍼스케일러용 ASIC에서 인텔이 지속 가능한 두 번째 첨단 패키징 공급처로 자리 잡는 것이다.
EMIB-T의 제안은 분명하다. 패키지 전체 실리콘 인터포저 대신 필요한 곳에만 임베디드 브리지를 쓰고, TSV 기반 수직 전력 공급으로 차세대 대형 패키지의 전기적 요구에 대응하겠다는 것이다. 18 이 구상이 실질적인 사업으로 커질지는 고객 관심 보도보다도 수율, HBM 인증, 신뢰성, 그리고 반복 가능한 대량 생산 역량으로 판가름 날 전망이다.
Studio Global AI
연구를 계속하세요
이 페이지에는 Studio Global 내에서 계속할 수 있는 소스 기반 답변이 포함되어 있습니다.
사람들은 또한 묻습니다.
"인텔 EMIB-T, CoWoS 의존도를 낮출 AI 패키징 대안으로 부상"에 대한 짧은 대답은 무엇입니까?
EMIB T는 패키지 전체를 덮는 실리콘 인터포저 대신 필요한 지점에만 소형 실리콘 브리지를 넣고, TSV로 수직 전력 공급 경로를 추가한 기술이다.
먼저 검증할 핵심 포인트는 무엇인가요?
EMIB T는 패키지 전체를 덮는 실리콘 인터포저 대신 필요한 지점에만 소형 실리콘 브리지를 넣고, TSV로 수직 전력 공급 경로를 추가한 기술이다. TSMC의 CoWoS 생산능력은 2023년 말 월 약 1만 3,000장 수준에서 2026년 말 월 12만 13만 장 수준으로 크게 확대될 전망이지만, 수요도 함께 늘어 공급 부족은 완전히 해소되지 않을 것으로 추정된다.
실무에서는 다음으로 무엇을 해야 합니까?
미디어텍의 CoWoS·EMIB T 병행 활용이 가장 뚜렷한 도입 신호다. 구글, 메타, 브로드컴, 엔비디아, SK하이닉스, 아마존 관련 보도는 상당수가 평가·관심 단계이거나 공식 확인되지 않은 내용이다.