화웨이 Atlas 960E의 승부수: UnifiedBus로 초대형 AI 클러스터 병목 넘을까

대규모 AI 학습에서 병목은 가속기 칩의 연산 성능만이 아니다. 수천 개 프로세서 사이에서 파라미터, 활성화값, 캐시, 메모리 접근을 얼마나 빠르게 주고받느냐가 실제 학습 효율을 좌우할 수 있다. 화웨이가 공개한 Atlas 960E SuperPoD, Ascend 960 로드맵, UnifiedBus는 바로 이 지점에 초점을 맞춘 AI 인프라 전략이다.

다만 성능과 효율 수치는 대부분 화웨이의 제품 발표 기반 주장이다. 독립 기관이 동일 조건에서 검증한 벤치마크로 받아들이기에는 아직 이르다. 918

핵심은 ‘서버들의 집합’이 아니라 하나의 거대한 시스템처럼 만들기

일반적인 대규모 클러스터에서는 CPU, AI 가속기, 스토리지, 메모리가 여러 프로토콜로 연결된 별도 자원처럼 동작한다. 화웨이는 UnifiedBus가 10개가 넘는 인터커넥트 프로토콜을 하나의 프로토콜과 메모리 시맨틱으로 통합하고, CPU·NPU·메모리·SSD 사이의 직접 피어투피어 접근을 지원한다고 설명한다. 18

목표는 데이터 복사와 노드 간 명시적 조정에 드는 시간을 줄이는 것이다. UnifiedBus의 전역 통합 메모리 주소 지정이 적용된 SuperPoD에서는 소프트웨어가 여러 노드에 흩어진 메모리를 하나의 주소 공간처럼 다룰 수 있다. 단일 가속기의 로컬 메모리에 모델과 중간 데이터가 모두 들어가지 않는 워크로드에서, 분산 메모리를 공동 자원처럼 활용하려는 접근이다. 18

화웨이는 이 설계가 인터커넥트 성능을 약 100GB/s급에서 TB/s급으로 높이고, 왕복 지연시간(RTT)은 약 7마이크로초에서 2마이크로초로 낮춘다고 주장한다. 이는 UnifiedBus 목표 아키텍처에 관한 수치이며, 경쟁 제품과의 일반적·독립적 비교 결과는 아니다. 18

Atlas 960E: 근접 패키지드 광학을 SuperPoD에 적용

Atlas 960E SuperPoD는 차세대 Ascend 960 프로세서, UnifiedBus, 그리고 화웨이의 Hi-ONE 근접 패키지드 광학(NPO·Near-Packaged Optics) 엔진을 결합한다. 화웨이는 이 제품을 액체 냉각 방식의 NPO 기반 SuperPoD로 소개하며, 최대 10조 파라미터 모델의 학습과 추론을 겨냥한다고 밝혔다. 9

화웨이가 제시한 대표 구성은 다음과 같다.

• NPU 4,096개를 통합 메모리 주소 지정으로 연결
• FP8 기준 8 엑사플롭스(EFLOPS)
• FP4 기준 16 엑사플롭스(EFLOPS) 9

NPO는 대역폭과 클러스터 규모가 커질수록 전기적 연결을 확장하기 어려워진다는 문제를 겨냥한다. 화웨이에 따르면 Hi-ONE 광학 엔진 하나는 7.2Tbit/s를 제공한다. 4,096-NPU 구성에서는 Hi-ONE 약 5,500개로 기존 800G 광 모듈 약 4만8,000개를 대체해 전력 사용량을 550kW 이상 줄이고, 가용성을 99.8%로 높일 수 있다는 설명이다. 이 역시 화웨이가 자사 설계를 대상으로 제시한 전망치다. 9

랙 안부터 초대형 클러스터까지: LinkBlade·LinkDevice·UBG

화웨이는 클러스터의 물리적 계층별로 연결 제품군도 제시했다.

• LinkBlade: 캐비닛 내부 연결용 케이블리스 UnifiedBus 구성요소다. 화웨이는 케이블에 따른 회로 손실을 없애고, 4,096-NPU SuperPoD 구성에서 구리 케이블 약 196km를 줄일 수 있다고 주장한다. 18
• LinkDevice: 캐비닛 간 광 연결을 맡는다. 화웨이는 포트당 1.6Tbit/s의 176개 포트, 총 280Tbit/s 대역폭, 최저 2마이크로초의 왕복 지연시간을 제시했다. 18
• UBG 스위치: 여러 SuperPoD를 묶는 클러스터 계층이다. 화웨이는 2단·4평면 Clos 네트워크에서 최대 51만2,000개 NPU, 멀티레일 토폴로지에서 최대 100만 개 NPU까지 확장할 수 있다고 설명한다. 이는 설계상 확장 목표이지, 100만 NPU 클러스터의 실제 구축을 입증하는 자료는 아니다. 18

초대형 SuperPoD가 필요하지 않은 조직을 위해서는 Atlas 650E도 내놨다. UnifiedBus Link 2.0 기반의 16-NPU 풀메시 구성으로, 화웨이는 NPU 내장 메모리 읽기·쓰기 대역폭을 최대 4.0TB/s, 16-NPU 서버당 UB Link 대역폭을 13.4TB/s로 제시한다. 20

Ascend 960은 2027년 출시 예정

화웨이는 Ascend 960 개발이 기대를 뛰어넘었고 계획 대비 성능이 두 배가 됐다고 밝혔지만, 이를 검증할 수 있는 상세한 독립 벤치마크는 공개하지 않았다. 11

공개된 일정은 다음과 같다.

• Ascend 960DT: 디코딩 및 학습용, 2027년 1분기 출시 예정. 기존 화웨이 로드맵보다 3개 분기 앞당겼다. 111
• Ascend 960PR: 프리필과 추천·추론용, 2027년 3분기 출시 예정. 기존 계획보다 1개 분기 앞당겼다. 111

화웨이는 이전 세대인 Atlas 950 SuperPod 시스템이 이미 대규모 상용 환경에서 쓰이고 있다고도 밝혔다. 그러나 이는 차세대 Ascend 960 기반 Atlas 960E가 이미 배치됐다는 뜻은 아니다. 39

엔비디아 NVLink와 비교하면

UnifiedBus는 많은 가속기 간 데이터 공급과 통신을 빠르게 해, 규모를 키웠을 때 연산 성능이 동기화 대기로 낭비되지 않도록 하려는 시스템 수준의 인터커넥트다. 이런 문제의식은 엔비디아의 NVLink가 해결하려는 과제와 닮아 있다.

화웨이가 내세우는 차별점은 프로토콜의 광범위한 통합, SuperPoD 내부의 전역 메모리 주소 지정, 이기종 부품 간 직접 접근, SuperPoD 규모에서의 NPO 통합이다. 189

하지만 현재 공개된 자료만으로 UnifiedBus와 NVLink의 대역폭, 지연시간, 소프트웨어 성숙도, 신뢰성, 비용, 실제 학습 처리량을 같은 조건에서 비교할 수는 없다. 또한 UnifiedBus는 화웨이 자체 아키텍처 및 제품 생태계로 제시되고 있어, 개방형 가속기 연결 표준과 같은 거버넌스나 멀티벤더 상호운용성을 갖췄다는 근거도 없다. 18

결국 확인해야 할 것은 실제 운영 성과

이번 발표가 주목받는 이유는 화웨이가 AI 인프라 전략의 중심을 개별 칩 성능이 아니라 인터커넥트, 광학, 네트워크 토폴로지, 메모리 시맨틱을 아우르는 시스템 설계에 뒀기 때문이다. 통신 지연과 메모리 용량이 가속기 연산 성능만큼 중요한 워크로드라면 이 접근은 전략적 가치가 있을 수 있다.

다만 승부는 제품 출하 이후에 판가름 난다. Ascend 960과 Atlas 960E의 실제 공급, 실사용 워크로드에서의 학습 처리량과 가속기 활용률, 개발 도구의 완성도, 대규모 환경의 안정성, 물량 공급 능력이 검증돼야 한다. 그 전까지 4,096-NPU SuperPoD와 100만-NPU SuperCluster는 독립적으로 입증된 성과라기보다 야심 찬 아키텍처 목표로 보는 것이 타당하다. 91118