ASML 하이‑NA EUV가 반도체 제조를 바꾸는 방식

ASML의 하이‑NA(High Numerical Aperture) EUV 리소그래피 시스템은 반도체 제조 기술에서 가장 큰 다음 단계로 평가된다. 광학 해상도를 크게 높여 기존 EUV 장비보다 더 작은 패턴을 웨이퍼에 직접 인쇄할 수 있기 때문이다. 이 기술은 업계가 **1.4nm급 공정과 ‘옹스트롬(Å) 시대’**로 넘어가는 과정에서 핵심 역할을 할 것으로 예상된다.

첫 장비들은 이미 주요 반도체 기업의 팹에 설치되기 시작했고, 초기 칩은 2025~2026년 제한적인 생산에서 등장할 가능성이 높다. 다만 업계 전반의 본격적인 양산은 공정 안정화와 생산 규모 확대를 거친 뒤 2027~2028년경이 될 것으로 전망된다.

하이‑NA EUV가 바꾸는 반도체 제조 방식

현재 EUV 리소그래피 장비의 수치 개구수(NA)는 0.33이다. 하이‑NA EUV는 이를 0.55로 끌어올려 훨씬 더 높은 광학 해상도를 제공한다.

이 변화는 매우 중요하다. 최신 칩은 트랜지스터와 배선 구조가 극도로 미세해지면서 기존 EUV만으로는 원하는 패턴을 만들기 위해 **멀티 패터닝(여러 번 노광하는 공정)**을 많이 사용해야 한다. 하이‑NA EUV는 동일한 패턴을 더 적은 노광 단계로 구현할 수 있어 공정 복잡도를 줄인다.

업계 추정에 따르면 하이‑NA 장비는 약 8nm 수준 패턴을 한 번의 노광으로 구현할 수 있으며, 현재 EUV 장비의 약 13nm 수준보다 훨씬 미세하다. 다만 실제 공정에서 가능한 최소 치수는 포토레지스트, 마스크 설계, 칩 구조 등에 따라 달라진다.

결과적으로 중요한 레이어에서 리소그래피 단계가 줄어들고, 오버레이 오류와 공정 복잡성 감소라는 효과가 기대된다.

첫 하이‑NA EUV 칩은 언제 나오나

ASML과 인텔은 하이‑NA EUV를 2020년대 중반 생산 공정에 도입하기로 협력했으며, 인텔은 최초로 TWINSCAN EXE:5200 시스템을 주문했다.

첫 장비 출하는 2025~2026년 사이에 시작됐으며 초기 단계에서는 시험 생산, 공정 개발, 초기 램프업에 사용되고 있다.

현재 업계에서 비교적 공통된 일정은 다음과 같다.

• 초기 위험 생산 또는 제한적 생산: 2025–2026년
• 업계 전반의 대량 생산 확대: 2027–2028년경

반도체 산업에서는 장비 설치와 양산 사이에 시간이 걸리는 것이 일반적이다. 팹은 장비를 도입한 뒤 공정 레시피 개발, 다른 장비와의 통합, 수율 검증 과정을 거쳐야 한다.

이전 EUV 대비 기술적·경제적 장점

더 높은 해상도

0.33 NA에서 0.55 NA로의 도약은 리소그래피 해상도를 크게 높여 더 작은 패턴을 적은 노광 횟수로 구현할 수 있게 한다.

패터닝 단계 감소

멀티 패터닝이 줄어들면 공정 단계가 단순해지고 생산 사이클도 짧아질 수 있다. 또한 공정 오류 발생 가능성도 줄어든다.

수율 개선 가능성

패턴 정렬과 오버레이 문제는 첨단 공정에서 주요 수율 손실 요인이다. 패턴 단계가 줄면 이러한 리스크도 감소할 수 있다.

막대한 장비 비용

문제는 가격이다. 하이‑NA EUV 장비 한 대 가격은 약 3억5천만 달러 수준으로 알려져 있다. 따라서 칩 제조사는 공정 단계 감소, 마스크 비용 절감, 칩 집적도 증가로 얻는 이익이 장비 투자비를 상쇄하는지 계산해야 한다.

이미 도입 중인 주요 기업들

인텔

가장 적극적인 초기 도입 기업으로 평가된다. 인텔은 ASML과 협력해 하이‑NA EUV를 실제 제조에 적용하기 위한 프로젝트를 진행해 왔다.

삼성전자

삼성은 여러 대의 하이‑NA 장비를 주문했으며 2025년부터 2026년 사이 순차적으로 인도될 것으로 알려졌다.

SK하이닉스

메모리 기업인 SK하이닉스도 차세대 DRAM 공정을 위해 개발 시설에 하이‑NA 시스템을 설치한 것으로 전해진다.

TSMC

TSMC는 기술 평가를 계속하면서도 대규모 도입에는 비교적 신중한 전략을 취하고 있는 것으로 알려졌다.

대량 생산은 언제 시작될까

현재 업계 전망은 크게 두 단계로 나뉜다.

• 2020년대 중반: 초기 생산과 기술 개발 단계
• 2020년대 후반(약 2027~2028년): 1.4nm급 노드에서 하이‑NA EUV 기반 대량 생산 확대

이 시기는 반도체 업계가 나노미터 대신 옹스트롬 단위로 공정 세대를 설명하기 시작하는 시기와 겹친다.

AI 붐이 장비 수요를 끌어올리는 이유

ASML의 성장 전망은 인공지능 컴퓨팅 확산과 밀접하게 연결돼 있다. 회사는 산업이 “칩이 모든 곳에 있는 시대”에서 “AI 칩이 모든 곳에 있는 시대”로 이동하고 있다고 설명한다.

AI 워크로드가 늘어나면서 GPU와 AI 가속기 같은 고성능 칩 수요가 급증했고, 이에 따라 반도체 기업들이 생산 능력 확장 계획을 가속화하고 있다. 이런 흐름은 ASML 장비 주문 증가로 이어지고 있다.

첨단 AI 칩은 모두 최첨단 리소그래피 공정이 필요하기 때문에, ASML 장비는 사실상 첨단 반도체 생산의 병목 지점에 위치한다.

인도 반도체 산업과의 관계

인도 정부는 India Semiconductor Mission을 통해 국내 반도체 생태계를 구축하고 있으며, 상업용 칩 생산을 2026년 시작하는 목표를 세웠다.

다만 초기 인도 팹은 산업 기반을 구축하는 단계다. 하이‑NA EUV는 세계에서 가장 첨단 공정용 장비이기 때문에 단기적으로는 미국, 한국, 대만 같은 기존 반도체 허브에 설치될 가능성이 높다.

장기적으로 인도 반도체 산업이 성장하면 장비 유지보수, 서비스, 그리고 향후 더 발전된 리소그래피 인프라에 대한 수요가 생길 가능성이 있다.

핵심 정리

하이‑NA EUV는 반도체 산업의 다음 큰 기술 전환으로 평가된다. 더 높은 해상도와 단순화된 패터닝 공정 덕분에 트랜지스터 집적도를 계속 높이며 옹스트롬 시대 공정을 가능하게 하기 때문이다.

첫 칩은 2025~2026년 제한 생산에서 등장할 가능성이 높지만, 진짜 영향력은 여러 기업이 2027~2028년 이후 대량 생산을 시작하면서 본격적으로 나타날 전망이다.

AI 칩 경쟁이 격화되는 상황에서, 이 3억5천만 달러짜리 리소그래피 장비에 접근할 수 있는 기업이 차세대 반도체 경쟁에서 결정적인 우위를 확보할 가능성이 크다.