결과적으로 기대되는 효과는 다음과 같다.

• 더 작은 트랜지스터와 더 촘촘한 배선 구조
• 일부 핵심 공정에서 단순화된 제조 단계
• 수율 개선과 생산 시간 단축 가능성

이 기술은 특히 2nm 이하 로직 공정과 차세대 메모리 미세화를 가능하게 하는 핵심 도구로 평가된다.

장비 자체도 ‘초대형 공학 프로젝트’

High‑NA EUV는 지금까지 만들어진 제조 장비 중에서도 가장 복잡한 수준으로 꼽힌다.

• 가격: 대당 약 3억5000만~4억 달러
• 크기: 이층 버스에 비견될 정도의 대형 시스템
• 처리량: 시간당 약 175~200장의 웨이퍼

가격만 봐도 한 팹(fab)에 수십억 달러의 투자가 필요하다. 따라서 반도체 기업들은 멀티 패터닝 감소와 밀도 향상이 장비 비용을 상쇄할 수 있는지를 면밀히 검토해야 한다.

이미 장비를 도입한 주요 기업들

High‑NA EUV는 아직 초기 단계이기 때문에 도입 기업은 제한적이다. 현재 알려진 주요 고객은 다음과 같다.

• 인텔(Intel) – 초기 장비를 가장 먼저 받은 기업 중 하나이며 ASML과 공동 개발 협력을 진행해왔다.
• 삼성전자(Samsung Electronics) – 향후 양산 라인을 위해 High‑NA 장비를 도입한 것으로 보도됐다.
• SK하이닉스(SK hynix) – 차세대 메모리 개발을 위해 장비를 설치했다.

업계 분석에서는 인텔·삼성·SK하이닉스가 초기 양산 단계에서 가장 먼저 High‑NA EUV를 활용할 기업으로 꼽힌다.

실제 칩 생산은 언제 시작될까

High‑NA EUV는 이미 연구 장비 단계를 넘어 고객사에 공급되기 시작했다.

• 첫 장비 출하: 2025년
• 초기 확산: 2026년부터 확대
• 대규모 양산 예상: 2027~2028년 전후

당분간은 기존 EUV와 High‑NA가 함께 사용될 가능성이 크다. 일부 공정층은 기존 EUV로도 충분히 생산할 수 있기 때문이다.

로직 칩과 메모리에서의 의미

로직 프로세서

CPU, GPU, AI 가속기 같은 로직 칩에서는 다음과 같은 효과가 기대된다.

• 더 작은 게이트 구조
• 더 높은 트랜지스터 밀도
• 성능과 전력 효율 개선 가능성

특히 AI 연산 칩에서는 트랜지스터 밀도가 곧 연산 능력과 직결되기 때문에 이런 미세화가 매우 중요하다.

메모리 반도체

High‑NA EUV는 DRAM과 같은 메모리 기술에서도 중요하다.

메모리는 용량을 늘리기 위해 지속적으로 셀 구조를 줄여야 하는데, 일부 전망에서는 High‑NA EUV가 차세대 AI용 메모리에 필요한 서브‑2nm DRAM 구조 구현에 기여할 수 있다고 본다.

AI 수요와 ASML 전략

ASML의 성장 스토리는 반도체 산업의 미세화 경쟁과 직접 연결되어 있다.

회사 발표에 따르면 ASML은 2025년 매출 327억 유로, 순이익 96억 유로를 기록했다.

또한 회사는 최근 보고서에서 AI 컴퓨팅 확산이 장기적인 장비 수요를 크게 끌어올릴 것이라고 강조했다.

AI 모델이 커질수록 다음이 필요하기 때문이다.

• 더 높은 연산 밀도
• 고대역폭 메모리(HBM)
• 더 작은 공정 노드

이 모든 요구가 결국 첨단 리소그래피 장비 수요로 이어진다.

인도 반도체 산업과의 협력

ASML은 기술 개발뿐 아니라 새로운 반도체 생태계와의 협력도 확대하고 있다.

2026년 **타타 일렉트로닉스(Tata Electronics)**와 ASML은 인도 구자라트 주에서 첫 프론트엔드 반도체 팹 건설 협력 계약을 체결했다.

이 프로젝트는 약 110억 달러 규모의 300mm 웨이퍼 공장으로 계획되어 있다.

다만 공개된 정보 기준으로 이 공장이 High‑NA EUV를 실제로 도입할지는 확인되지 않았다.

큰 그림: EUV 이후 최대 기술 도약

High‑NA EUV는 EUV 도입 이후 반도체 노광 기술에서 가장 큰 변화로 평가된다.

이 장비는

• 더 미세한 패턴을
• 더 적은 공정 단계로
• 더 높은 밀도로

생산할 수 있는 길을 열어준다.

하지만 장비 가격과 기술 난이도가 매우 높기 때문에, 초기에는 소수의 글로벌 반도체 기업만 도입 가능한 기술일 가능성이 크다.

현재 일정대로 진행된다면 2020년대 후반이 High‑NA EUV가 실험 단계에서 벗어나 세계 최고 성능 칩의 표준 제조 장비가 되는 시점이 될 가능성이 높다.

결과적으로 기대되는 효과는 다음과 같다.

• 더 작은 트랜지스터와 더 촘촘한 배선 구조
• 일부 핵심 공정에서 단순화된 제조 단계
• 수율 개선과 생산 시간 단축 가능성

이 기술은 특히 2nm 이하 로직 공정과 차세대 메모리 미세화를 가능하게 하는 핵심 도구로 평가된다.

장비 자체도 ‘초대형 공학 프로젝트’

High‑NA EUV는 지금까지 만들어진 제조 장비 중에서도 가장 복잡한 수준으로 꼽힌다.

• 가격: 대당 약 3억5000만~4억 달러
• 크기: 이층 버스에 비견될 정도의 대형 시스템
• 처리량: 시간당 약 175~200장의 웨이퍼

가격만 봐도 한 팹(fab)에 수십억 달러의 투자가 필요하다. 따라서 반도체 기업들은 멀티 패터닝 감소와 밀도 향상이 장비 비용을 상쇄할 수 있는지를 면밀히 검토해야 한다.

이미 장비를 도입한 주요 기업들

High‑NA EUV는 아직 초기 단계이기 때문에 도입 기업은 제한적이다. 현재 알려진 주요 고객은 다음과 같다.

• 인텔(Intel) – 초기 장비를 가장 먼저 받은 기업 중 하나이며 ASML과 공동 개발 협력을 진행해왔다.
• 삼성전자(Samsung Electronics) – 향후 양산 라인을 위해 High‑NA 장비를 도입한 것으로 보도됐다.
• SK하이닉스(SK hynix) – 차세대 메모리 개발을 위해 장비를 설치했다.

업계 분석에서는 인텔·삼성·SK하이닉스가 초기 양산 단계에서 가장 먼저 High‑NA EUV를 활용할 기업으로 꼽힌다.

실제 칩 생산은 언제 시작될까

High‑NA EUV는 이미 연구 장비 단계를 넘어 고객사에 공급되기 시작했다.

• 첫 장비 출하: 2025년
• 초기 확산: 2026년부터 확대
• 대규모 양산 예상: 2027~2028년 전후

당분간은 기존 EUV와 High‑NA가 함께 사용될 가능성이 크다. 일부 공정층은 기존 EUV로도 충분히 생산할 수 있기 때문이다.

로직 칩과 메모리에서의 의미

로직 프로세서

CPU, GPU, AI 가속기 같은 로직 칩에서는 다음과 같은 효과가 기대된다.

• 더 작은 게이트 구조
• 더 높은 트랜지스터 밀도
• 성능과 전력 효율 개선 가능성

특히 AI 연산 칩에서는 트랜지스터 밀도가 곧 연산 능력과 직결되기 때문에 이런 미세화가 매우 중요하다.

메모리 반도체

High‑NA EUV는 DRAM과 같은 메모리 기술에서도 중요하다.

메모리는 용량을 늘리기 위해 지속적으로 셀 구조를 줄여야 하는데, 일부 전망에서는 High‑NA EUV가 차세대 AI용 메모리에 필요한 서브‑2nm DRAM 구조 구현에 기여할 수 있다고 본다.

AI 수요와 ASML 전략

ASML의 성장 스토리는 반도체 산업의 미세화 경쟁과 직접 연결되어 있다.

회사 발표에 따르면 ASML은 2025년 매출 327억 유로, 순이익 96억 유로를 기록했다.

또한 회사는 최근 보고서에서 AI 컴퓨팅 확산이 장기적인 장비 수요를 크게 끌어올릴 것이라고 강조했다.

AI 모델이 커질수록 다음이 필요하기 때문이다.

• 더 높은 연산 밀도
• 고대역폭 메모리(HBM)
• 더 작은 공정 노드

이 모든 요구가 결국 첨단 리소그래피 장비 수요로 이어진다.

인도 반도체 산업과의 협력

ASML은 기술 개발뿐 아니라 새로운 반도체 생태계와의 협력도 확대하고 있다.

2026년 **타타 일렉트로닉스(Tata Electronics)**와 ASML은 인도 구자라트 주에서 첫 프론트엔드 반도체 팹 건설 협력 계약을 체결했다.

이 프로젝트는 약 110억 달러 규모의 300mm 웨이퍼 공장으로 계획되어 있다.

다만 공개된 정보 기준으로 이 공장이 High‑NA EUV를 실제로 도입할지는 확인되지 않았다.

큰 그림: EUV 이후 최대 기술 도약

High‑NA EUV는 EUV 도입 이후 반도체 노광 기술에서 가장 큰 변화로 평가된다.

이 장비는

• 더 미세한 패턴을
• 더 적은 공정 단계로
• 더 높은 밀도로

생산할 수 있는 길을 열어준다.

하지만 장비 가격과 기술 난이도가 매우 높기 때문에, 초기에는 소수의 글로벌 반도체 기업만 도입 가능한 기술일 가능성이 크다.

현재 일정대로 진행된다면 2020년대 후반이 High‑NA EUV가 실험 단계에서 벗어나 세계 최고 성능 칩의 표준 제조 장비가 되는 시점이 될 가능성이 높다.