Kirin 9050 Pro는 LogicFolding을 어떻게 구현했나

화웨이는 Kirin 9050 Pro를 자사의 LogicFolding을 처음 상용 적용한 스마트폰용 프로세서로 소개한다. 핵심은 단순히 트랜지스터 선폭을 더 줄이는 데 있지 않다. 칩 안에서 신호가 이동하는 시간을 줄이기 위해, 선택한 로직 블록을 수직으로 쌓고 가까운 거리에서 연결하는 방식이다. 화웨이는 이를 자체 Tau(τ) 스케일링 법칙의 실용화 사례로 규정한다. 1718

‘더 작게’가 아니라 ‘더 빨리 도착하게’

기존 반도체 스케일링은 대체로 트랜지스터의 가로·세로 크기를 줄이는 기하학적 미세화에 의존해 왔다. 반면 화웨이가 2026년 IEEE ISCAS에서 제시한 Tau 스케일링은 소자, 회로, 칩, 시스템 전반의 특성 지연시간인 τ를 체계적으로 낮추는 것을 목표로 한다. 1819

LogicFolding은 회로 수준의 실행 수단이다. 하나의 실리콘 평면에만 로직을 길게 펼치는 대신, 통신 빈도가 높은 일부 기능 블록을 여러 층에 나눠 배치하고 수직 연결로 이어 준다. 배선이 짧아지면 저항과 기생 커패시턴스의 부담을 낮출 수 있고, 결과적으로 중요한 신호 경로의 지연을 줄일 여지가 생긴다. 1819

Kirin 9050 Pro의 수직 적층 구조가 뜻하는 것

Kirin 9050 Pro 관련 보도는 약 1.5µm 피치의 수직 인터커넥트로 연결된 두 개의 활성 다이 적층 구조를 언급한다. 요지는 서로 자주 데이터를 주고받는 기능을 위아래로 가까이 놓아, 긴 수평 배선에 의존하지 않도록 한다는 것이다.

화웨이 및 관련 보도는 이 구조가 고속 네트워크의 데이터 경로를 약 55% 줄였다고 설명한다. 다만 이는 곧바로 더 작은 공정 노드가 됐다는 뜻은 아니다. 3차원 공간을 활용해 로직 밀도와 신호 지연을 개선하려는 아키텍처·패키징 접근법에 가깝다. 화웨이의 공식 설명도 LogicFolding이 선택한 로직 영역을 수직 평면에 분산해 밀도, 성능, 전력 효율을 끌어올리는 기술이라고 밝힌다. 1718

화웨이가 제시한 성능·전력 수치

공개된 회사 측 자료를 인용한 보도에 따르면 트랜지스터 밀도는 약 1억 5500만 개/mm²에서 2억 3800만 개/mm²로, 약 54% 늘어난 것으로 제시됐다. SRAM 동작 주파수는 40% 이상 높아졌고, 주요 작업에서의 전력 소모는 NPU 약 66%, GPU 약 58%, 고성능 CPU 코어 약 41% 감소했다고 전해진다. 16

이 수치들은 화웨이의 주장 또는 회사 자료에 기반한 보도 수치로 읽어야 한다. 제3자가 동일 조건에서 재현한 검증 결과는 아직 충분히 공개되지 않았다. 화웨이는 전 세대 대비 기기 전체 성능이 42% 향상됐다고 밝혔고, 보도에서는 고성능 코어의 클록 속도를 3.1GHz로 전했다. 613

Kirin 9050 Pro에는 하드웨어 레이 트레이싱을 지원하는 GPU와 온디바이스 멀티모달 MoE(전문가 혼합) 기능을 지원하는 NPU도 포함된 것으로 소개됐다. Mate XT 2는 HarmonyOS 7.0을 탑재한다. 컴파일러, 런타임, 메모리 관리가 짧아진 물리적 신호 경로의 이점을 실제 앱 성능으로 얼마나 잘 전환하느냐가 중요하다. 120

3D 로직의 최대 변수, 발열

수직 적층은 분명한 과제도 안고 있다. 활성 회로가 여러 층에 쌓이면 열을 밖으로 빼내기가 더 까다로워질 수 있다. 화웨이에 귀속된 대응 방식은 열 인지형 파티셔닝이다. 열이 많이 나는 블록들이 공간적·시간적으로 한 지점에 겹치지 않도록 분산해 국부적인 핫스폿을 피하겠다는 접근이다.

전력 밀도가 소폭 낮아지거나 더 차갑게 동작한다는 보도만으로 결론을 내리기는 이르다. 이런 구조에서는 짧은 벤치마크 결과뿐 아니라 CPU·GPU·NPU가 함께 장시간 작동하는 상황에서의 온도와 성능 유지력이 핵심이다.

Mate XT 2는 출발점이지 종착점이 아니다

Kirin 9050 Pro는 Mate XT 2에서 처음 데뷔했다. 화웨이는 이 제품을 LogicFolding의 첫 상용 적용 사례로 제시한다. 17 이는 스마트폰 한 대의 사양을 넘어서는 의미가 있다. Tau 스케일링이라는 설계 개념이 실제로 대량 생산되고, 시험을 통과하며, 일상적인 사용 환경에서 안정적으로 작동해야 하는 단계에 들어섰다는 뜻이기 때문이다.

화웨이는 이 접근법을 향후 칩과 시스템으로 확대할 가능성을 제시하고 있다. 그러나 성패는 트랜지스터 밀도 하나로 결정되지 않는다.

독립 검증이 필요한 네 가지

LogicFolding의 실질적인 평가는 아직 공개되지 않은 분해 분석과 측정 결과를 필요로 한다. 특히 다음 항목이 중요하다.

1. 수직 인터커넥트의 지연시간과 대역폭: 이론적으로 짧아진 경로가 실제 데이터 트래픽에서도 효과를 내는지 확인해야 한다.
2. 수율·비용·테스트 가능성: 두 개의 활성 다이와 촘촘한 연결은 제조 및 검사 난도를 높일 수 있다.
3. 패키지 신뢰성: 수직 연결부가 열 사이클과 장기 사용 환경을 견딜 수 있어야 한다.
4. 지속 성능과 발열: 짧은 구간의 성능 측정이 아니라 장시간 CPU·GPU·NPU 부하에서 성능 저하와 표면 온도를 살펴야 한다.

결국 LogicFolding은 패키징, 아키텍처, 소프트웨어를 함께 묶는 스케일링 전략이다. 자주 통신하는 로직을 3차원으로 더 가깝게 배치하고, 그 기하 구조에 맞춰 나머지 시스템을 최적화한다. Kirin 9050 Pro는 그 아이디어의 첫 공개 상용 시험대다. 지연시간, 전력, 열, 생산성에 관한 회사의 주장이 독립 분석에서 확인될 때 이 방식의 가치를 더 분명히 판단할 수 있다.