XCENAのMX1チップ：AIが抱える「メモリの壁」を打ち破るか、韓国発の計算型メモリに2300億円の賭け

XCENAの創業時の洞察は、こうしたデータ集約型の操作の多くは、GPUのような専門的な並列処理能力を必ずしも必要としない、という点にある。ルーティン化されたフィルタリング、検索、分析タスクは、メモリチップのすぐ隣に配置された、よりシンプルで電力効率の高いコアで処理し、往復そのものを回避できる。このアプローチは「ニアデータプロセッシング（NDP）」と呼ばれ、CPUを置き換えるのではなく、負荷をオフロードすることを目的としている 。

MX1の内部： GPUのライバルではない、サーバーの新たな「秘密兵器」

MX1は、PCIe 6.0とCXL 3.2規格の両方をサポートする、世界初の計算型メモリ製品と称されている 。CXL（Compute Express Link）とは、プロセッサとメモリ間の高速かつ低遅延な専用レーンを提供する規格であり、メモリ階層に常駐するように設計されたデバイスにとって理想的な基盤となる 。

アーキテクチャと主な仕様

MX1は一枚岩のアクセラレーターではなく、数千もの独自RISC-Vコアを詰め込んだアプライアンスだ。XCENA自身の資料によれば、これらはメモリサブシステムに直接統合された「1.4GHzで動作する数千ものRISC-Vコア」であるとされている 。これらのコアは、XCENAの「XFLARE」ソフトウェアライブラリを通じて、データベースのような操作をその場で実行し、ホストCPUにデータを移動させることなく処理できる 。

XCENAの技術的アプローチは、PCIe 6.0経由で別途SSDを用いた拡張パスを採用しており、同社が「インフィニット・メモリ」と呼ぶ機能を実現する。この機能により、CXLで接続されたSSDを用いて、ホストがアクセス可能なメモリプールを理論上ペタバイト級に拡張でき、アプリケーションは従来のストレージアクセスよりも低遅延で、はるかに巨大なデータセットを扱えるようになる 。

ロードマップは急速な進化を予感させる：

• MX1: 第一世代。2025年10月から一部パートナー向けにサンプル提供が開始され、2026年に量産版の提供が計画されている 。
• MX1P: 2025年に予定されている改良版 。
• MX1S: デュアルPCIe Gen6 x8リンクやCXL 3.2対応などの機能を追加した次世代チップで、2026年の提供を予定 。

これらのカードは、最大256GBのDDR5 DIMMによる1TBの容量をサポートし、DDR5-8400メモリコントローラーを内蔵している 。FMS 2025（Future of Memory and Storage conference：メモリとストレージの未来に関する展示会）では、MX1は最も革新的な計算型メモリ技術として賞を獲得した 。

異なる土俵での競争

XCENAが「していないこと」を理解することが重要だ。同社は、NvidiaのH100やB200よりも高速に巨大な基盤モデルを学習させるチップを設計しているのではない。MX1は、既存のCPUやGPUと並行して動作する「コプロセッサ」として位置づけられており、それらを置き換えるものではない 。

モデルが大規模なメモリプールを繰り返しスキャンする必要があるAI推論や、リアルタイム分析やベクトル検索などのデータベース主体のワークロードにおいて、XCENAの戦略は、データ発生源で処理を行うことで、メインメモリへの負荷を軽減することにある。その目標は、すべてのデータが最も高価で電力を消費する計算エンジンを通り抜ける必要のないデータセンターの実現だ 。

約2000億円の核心的な問い：MX1は本番環境で機能するのか？

シリーズBラウンドに付随する約860億円という評価額は、メモリ中心のコンピューティングがAIインフラにおいて重要な役割を果たすという、投資家の強い信念を示している 。MX1は現在、現実世界におけるシステムレベルの効率性とパフォーマンス向上を検証するため、一部パートナーとともに検証が進められている段階だ 。

しかし、その検証の物語はまだ執筆途中だ。FMSでの受賞や、公表された高い仕様は有望なシグナルだが、サーバーシステムの根幹を再設計しようとする技術にとって、本番環境への導入と独立した第三者によるベンチマークこそが、真の試練となる。XCENAの賭けは、AI業界がデータの「移動」をやめ、データが「ある場所」で処理を始める準備ができている、というものだ。