AI半導体の新たな供給制約：TSMCのCoWoS増産とIntel EMIB-Tが変える競争

AIチップの供給量は、ロジックダイが前工程の工場から出た時点では決まりません。大規模AIアクセラレータでは、その後に演算ダイ、HBM（広帯域メモリー）、基板を高密度に統合する先端パッケージ工程が必要です。そして今、この工程が供給の上限を決める局面になっています。

TSMCはCoWoS（Chip-on-Wafer-on-Substrate）の能力を、2026年の月産約13万枚相当から2028年末までに約26万枚相当へ拡大する計画だと報じられています。増強の中心は米アリゾナの拠点と台湾のAP7です。ただし、この数値はTSMCによる詳細な確約ではなく、台湾メディアが伝えたアナリスト見通しです。実際の時期、製品構成、歩留まりを踏まえた出荷能力には不確実性があります。 78

なぜCoWoSがAIチップのボトルネックなのか

CoWoSは、大型の演算ダイや複数のチップレットをHBMと組み合わせる2.5Dパッケージ技術群です。チップ間を極めて細かく接続し、大容量のデータをやり取りしながら、電力供給、放熱、製造歩留まりも成立させなければなりません。

つまり、演算ダイを製造できても、それだけでは製品になりません。ロジック、HBMスタック、基板、パッケージをそろえて統合して初めて出荷できます。ウエハー生産に余力があっても、先端パッケージの枠が足りなければ、完成したAIアクセラレータの数量は増やせません。

需要も少数の企業に集中しています。Epoch AIの分析では、2025年にNVIDIA、Google、AMD、Amazonの4社が、金額ベースで世界のCoWoS能力とHBM供給の9割超を消費した一方、先端ロジックダイ生産に占める比率は約12％でした。 35 TrendForceも、CoWoS不足が製造装置、基板、パッケージ材料など周辺部材へ広がっていると報告しています。 39

この集中は「能力を誰が確保するか」が重要になる理由でもあります。大口顧客が先に枠を押さえれば、より小規模なAIチップ企業や新しいカスタムアクセラレータ計画は、認定や調達に長い時間を要する可能性があります。

TSMCの増産は大規模だが、予測値には幅がある

2028年末に月産26万枚相当という数字は、積極的な見通しです。ほかの予測では、みずほ証券が2026年に14万枚、2027年に19万〜20万枚と推定し、別の報道では2028年末に約22万枚という見方も示されています。 64

数字の違いは見過ごせません。いずれも供給網やアナリストの推定であり、保証された出荷能力を同じ物差しで表したものではありません。CoWoSの種類、外部委託分、歩留まり、ウエハー換算方法の前提が異なる可能性もあります。

ただ、個別の予測値より確かな点はあります。TSMCと周辺エコシステムは急速に能力を増やしている一方、AI向けパッケージの需要もまた急増している、ということです。

TSMCはアリゾナでも先端パッケージ能力を構築し、台湾でも追加拠点を立ち上げています。ただ現時点では、先端パッケージは依然としてアジアに大きく集中しています。米国での設備は、台湾中心の供給網をすぐに置き換えるものではなく、複数年にわたる生産地分散の取り組みの一部です。 40

Intel EMIB-TはCoWoSと何が違うのか

IntelのEMIB（Embedded Multi-die Interconnect Bridge）は、異なる発想を採ります。パッケージ全体に大型のシリコンインターポーザを敷く代わりに、隣接するダイ同士で高密度接続が必要な箇所だけ、有機基板に小さなシリコンブリッジを埋め込みます。 1725

EMIB-Tでは、そのブリッジにTSV（シリコン貫通ビア）を加えます。Intelによると、電力をブリッジの周囲から回り込ませるのではなく、垂直方向にチップへ届けられるため、複雑なAIパッケージで電力効率と信号伝送を改善できるとしています。 25

構造上の違いは、次のように整理できます。

• CoWoS：大型インターポーザを活用し、高帯域かつ大規模な統合を目指す方式。
• EMIB／EMIB-T：局所的なシリコンブリッジを用いる方式。必要なシリコンインターポーザ量を抑えられ、歩留まりが同程度ならコスト面で有利になる可能性があります。 17

Intelは、EMIB-Tを2028年までにレチクルサイズの12倍超へ拡張する方針を示しています。 17 ブリッジ方式に合わせて設計を最適化できるカスタムアクセラレータなどにとって、これは非常に大きなチップレットシステムを実現する選択肢になり得ます。

ただし、EMIB-TをCoWoSの自動的な代替とみなすべきではありません。どのパッケージ技術を選ぶかは、メモリーの配置、ダイのレイアウト、消費電力、熱設計、接続要件、ソフトウェア開発日程、供給元の認定と密接に結びつきます。あるパッケージ基盤を前提に設計済みの製品を、開発終盤に別方式へ切り替えられるとは限りません。

AI半導体の供給網はどう変わるか

パッケージ能力が戦略資源になる

AIチップ企業が確保すべきものは、最先端ノードのウエハー投入枠だけではありません。HBM、先端基板、試験、組み立て、先端パッケージを同じタイミングで確保する必要があります。CoWoSの希少性により、パッケージの割り当ては先端ロジックへのアクセスと同じくらい直接的に、製品数量と発売時期を左右します。 3539

そのため、より早い段階からの共同設計と、長期の能力予約が重要になります。パッケージ事業者は単なる最終工程の委託先ではなく、アーキテクチャと供給計画の中核パートナーになります。

生産地は分散へ向かうが、台湾はなお中核

TSMCのアリゾナでの能力増強と、Intelの米国における先端パッケージ事業は、地理的な選択肢を増やします。IntelはEMIBを米国の先端パッケージ基盤の一部と位置付け、TSMCもアリゾナで初の先端パッケージ設備を建設しています。 2540

これは集中度を多少下げる可能性がありますが、解消するわけではありません。高量産の先端パッケージで台湾が果たす役割は大きいままです。実用的な代替供給源をつくるには、工場の建屋だけでなく、工程の成熟度、歩留まり、材料供給、HBM統合、試験、顧客による認定が必要です。

Intel、OSAT、メモリー各社の交渉力が高まる

CoWoSの制約は、顧客が選んだロジック製造企業とは別に、パッケージ能力を提供するIntel Foundryに機会を与えます。EMIB-TはCoWoSの模倣ではなく、局所ブリッジという差別化された選択肢です。 1725

同時に、OSAT（半導体後工程の組み立て・試験受託企業）、基板メーカー、HBMメーカーの戦略的重要性も増します。制約は一つのパッケージラインだけではなく、相互依存する部材・工程の連鎖全体にまたがっているためです。 39

2030年に向けた見通し：一強の置き換えではなく、用途別の棲み分けへ

もっとも可能性が高いのは、CoWoSが消えることでも、EMIB-Tがすべての案件を獲得することでもありません。先端パッケージ市場は、用途別に分かれていくとみられます。

• CoWoSは、最大級でメモリー帯域を強く求めるアクセラレータパッケージで引き続き重要になる。
• EMIB-Tは、局所ブリッジ、異なる電力供給、シリコンインターポーザ使用量の削減が適する設計で採用余地がある。
• パッケージ寸法、HBM搭載数、電力、コストの要求が高まるにつれ、3D統合やパネルレベルパッケージへの関心も強まる可能性が高い。

TSMCは、CoPoS（Chip-on-Panel-on-Substrate）によるパネルレベルパッケージを2028〜2029年ごろに立ち上げるとの報道がありますが、その後にはさらに遅い時期を示す報道も出ています。 912 この不確実性は、先端パッケージの本質を表しています。ロードマップは速く進んでいても、商用化の時期は設計上の意欲だけでなく、量産技術の成熟度に左右されます。

AIチップを調達する側にとっての実務的な教訓は明確です。最先端の演算能力は、もはやウエハー単位で確保すればよいものではありません。先端パッケージを予約し、認定し、量産へ拡張できる力そのものが、競争優位の一部になっています。