ファーウェイの新たな「タウ(τ)スケーリング則」は、従来のトランジスタの微細化から「時間」ベースの最適化へと指標を転換。同時に発表された「LogicFolding」アーキテクチャは、論理回路を3次元積層することで、旧式のDUV露光装置のみでトランジスタ密度を最大55%向上させる。 アナリストは今回の発表を、中国半導体産業にとっての「DeepSeekショック」に匹敵する潜在的転換点と表現。欧米のロードマップに追従するのではなく、中国発のフレームワークで世界の半導体開発を主導しようとする初の試みとして注目されている。

Create a landscape editorial hero image for this Studio Global article: What is the significance of Huawei's unveiling of the Tau (τ) Scaling Law, and how does this architectural workaround to bypass US sanctions. Article summary: On May 25, 2026, at the IEEE International Symposium on Circuits and Systems in Shanghai, Huawei unveiled the **Tau (τ) Scaling Law** — a new semiconductor development principle that replaces traditional geometric transi. Topic tags: general, general web, user generated. Reference image context from search candidates: Reference image 1: visual subject "### China’s Huawei unveils new sanctions-busting chip architecture that replaces Moore’s Law. Chinese electronics giant Huawei Technologies Co. Ltd. today unveiled a new chip desig" source context "China's Huawei unveils new sanctions-busting chip architecture that replaces Moore's Law - SiliconANGLE" Reference i
2026年5月25日、上海で開催された「2026 IEEE International Symposium on Circuits and Systems」において、ファーウェイの取締役で半導体事業部長を務める何庭波(He Tingbo)氏は、同社および中国の半導体業界全体の未来を再定義する可能性のあるフレームワークを発表しました 。
それは、ムーアの法則が追い求めてきた幾何学的なトランジスタの微細化という道ではなく、信号がシステム全体を通過する「伝播遅延時間」の圧縮を最優先するという、タウ(τ)スケーリング則です 。幾何学的スケーリングから時間的スケーリングへの転換は、単なる理論上の看板の架け替えではありません。発表では、「LogicFolding」 と呼ばれる実用的なアーキテクチャの革新が同時に示されました。これは論理回路層を垂直に積み重ねることで、より微細な物理ノードを必要とせずにトランジスタ密度を高める技術であり、米国主導の輸出規制により中国への輸入が禁止されている「極端紫外線(EUV)露光装置」を不要とするものです
。
タウ・スケーリング則の根底にある考え方は、進歩の中心的な指標をτ(タウ)、すなわち信号伝播時間に置くことです 。デバイス、回路、チップ、そしてシステム全体を信号がどれだけ速く通過するかを最適化することで、ファーウェイは現行の製造ノードから、より多くの性能と効率を引き出せると主張しています。
この考え方が重要なのは、リソグラフィの進歩によって18~24ヶ月ごとにトランジスタ密度を倍増させることに長年依存してきたムーアの法則が、物理的・経済的な限界により世界的に減速しているからです 。ファーウェイはタウを、制裁下の現実という制約の中で機能する「後継の原理」として位置づけているのです
。
タウ・スケーリング則そのものは、同時に発表された実用的なチップアーキテクチャであるLogicFolding がなければ、机上の空論に終わったでしょう 。これは、トランジスタを平面上に配置するのではなく、複数の層を垂直に積み重ねる、いわば「3Dロジックチップ」を構築する技術です。
ファーウェイの報告によれば、2層構造のLogicFoldingを導入することで、トランジスタ密度は55% 向上し、消費電力効率は41% 改善されます 。そして、これらすべては、ASMLの最先端EUV露着装置へのアクセスを遮断する最も厳しい米国制裁の対象外である、旧世代の深紫外線(DUV)露光装置を使って製造可能なのです
。
商用化への第一歩:2026年
長期的な目標:2031年までに「1.4nm相当」を達成
今回の発表は、単なる製品ロードマップ以上のものとして即座に受け止められました。アナリストたちは、これを中国半導体セクターにとっての潜在的な 「DeepSeek的瞬間(DeepSeekショック)」 と表現しました。米国によるハードウェア封鎖を単に「耐え忍ぶ」のではなく、アーキテクチャのブレイクスルーによって「迂回する」試みだからです 。
その戦略的重要性を高めているいくつかの要因を挙げます。
ファーウェイは、タウ・スケーリング則の原理に基づいて、すでに381種のチップを設計・量産していると述べています 。
今回の発表は世界中で大きな注目を集めましたが、重要な注意点が残されています。ファーウェイは、このカンファレンスにおいて独立した第三者による性能データや検証済みのベンチマークを一切提示しませんでした 。
「同等の密度」が「同等の性能」を意味するわけではない
トランジスタ密度は、チップ性能を決める一つの変数に過ぎません。3D積層によって1.4nmに相当するトランジスタ数を達成したとしても、TSMCやサムスンが高度なプロセスで製造した真の1.4nmノードが持つ消費電力特性、クロック速度、熱挙動、製造歩留まりが自動的に実現されるわけではないのです 。
垂直積層が抱える「熱」の課題
論理回路層を積み重ねることは、熱放散に関する大きな複雑さをもたらします。3D積層構造の中心部で発生する熱は取り除くのが難しく、性能を抑制したり信頼性を低下させたりすることなく、この問題を管理することは、すべての3D集積設計に共通する、よく知られた技術的ハードルです 。
野心的なスケジュールと、未検証の歩留まり
実績のある2層構造チップの2026年から、歩留まりの高い3層構造の商用製品へと2031年までに移行するというのは、非常に野心的なスケジュールです。主張されている密度、消費電力、歩留まりの目標が計画通りに達成可能かどうか、社外のアナリストによる検証はまだ行われていません 。
ファーウェイがすべてのマイルストーンを予定通りに達成できるかどうかはともかく、タウ・スケーリング則とLogicFoldingの発表は、重要な戦略的方向転換を示すものです。制裁の解除や、国内でのEUV露光装置の技術成熟をただ待つのではなく、ファーウェイは「半導体の進歩とは何か」を、自社が利用可能なツールで達成できる範囲で再定義しようと試みているのです 。
もしこのアプローチが実際の製品で競争力のある結果をもたらせば、それは、制裁下にある他の中国企業も追随する新たなアーキテクチャの道を検証することになるかもしれません。さらには、中国国外も含めた世界の半導体業界が、幾何学的スケーリングの終焉に対してどのように対応していくか、その方向性にも影響を与える可能性を秘めています。
Studio Global AI
Use this topic as a starting point for a fresh source-backed answer, then compare citations before you share it.
ファーウェイの新たな「タウ(τ)スケーリング則」は、従来のトランジスタの微細化から「時間」ベースの最適化へと指標を転換。同時に発表された「LogicFolding」アーキテクチャは、論理回路を3次元積層することで、旧式のDUV露光装置のみでトランジスタ密度を最大55%向上させる。
ファーウェイの新たな「タウ(τ)スケーリング則」は、従来のトランジスタの微細化から「時間」ベースの最適化へと指標を転換。同時に発表された「LogicFolding」アーキテクチャは、論理回路を3次元積層することで、旧式のDUV露光装置のみでトランジスタ密度を最大55%向上させる。 アナリストは今回の発表を、中国半導体産業にとっての「DeepSeekショック」に匹敵する潜在的転換点と表現。欧米のロードマップに追従するのではなく、中国発のフレームワークで世界の半導体開発を主導しようとする初の試みとして注目されている。
重要な注意点:3次元積層による「同等のトランジスタ密度」の達成は、TSMCやサムスンが製造する真の1.4nmプロセスと同等の性能、消費電力効率、製造歩留まりを保証するものではない。