ケイデンスとサムスンが2nm AIチップ覇権へ強固なタッグ、NVIDIAの技術も融合

半導体業界がAIの飽くなき計算能力への要求に応えようとしのぎを削る中、二つの基盤的プレイヤーがその結束をさらに強固なものにしている。2026年5月28日、米国カリフォルニア州サンノゼで開催された「SAFEフォーラム2026」において、ケイデンス・デザイン・システムズ（以下ケイデンス）とサムスンファウンドリ（以下サムスン）は、複数年にわたる協業の大幅な拡大を発表した。これは、次世代AI基盤と「フィジカルAI」の巨大な波を直接的に捉えようとするものだ。新たな協定の中核を成すのは、サムスンの第2世代2nmプロセス（SF2P）、先端3D-ICパッケージング、そしてエヌビディア（NVIDIA）のインターコネクト技術との深い統合である。これらが一体となり、世界で最も複雑なチップ設計のための「サインオフ（設計完了承認）対応プラットフォーム」を生み出している 。

SF2P、SF4X、SF5Aノードを基盤にIPポートフォリオを拡充

今回の提携拡大の要となるのは、ケイデンスのメモリおよびインターフェースIPポートフォリオを、サムスンの3つの先端プロセスノードに拡大する新たな複数年IP契約だ。対象となるのは、「SF4X」、「SF5A」、そして旗艦となる「SF2P」（第2世代2nm）である 。これは単一ノードだけを狙ったものではなく、高性能データセンター向けシリコンから車載グレードのチップまで、幅広い用途を支える戦略的な布石と言えるだろう。

最先端のSF2Pノード向けIPポートフォリオは、極めて高性能かつ包括的であり、以下が含まれる。

• 高速SerDes（シリアライザ/デシリアライザ）
• チップレットベース設計のためのPCIeおよびUCIe（Universal Chiplet Interconnect Express）
• LPDDR6/5x、GDDR7、DDR5といった主要なメモリインターフェース

また、SF4Xノード向けには、LPDDR6/5x-14.4G、GDDR7-36G、DDR5-9600、PCIe 6.0/5.0/CXL 3.2といった強力なラインナップが別途提供され、協業の幅広さが際立っている 。

NVIDIA技術の直接統合：NVLink-C2CとCUDA-X

SAFE 2026の発表で特に注目を集めるのが、NVIDIAの技術が共同設計フローに明示的に組み込まれた点だ。この協業では、チップ間を低遅延で接続する広帯域インターコネクト「NVIDIA NVLink-C2C」を、サムスンのSF2PプロセスにおけるケイデンスのEDA（電子設計自動化）およびSDA（システム設計・解析）フローに直接統合する。これに「CUDA-X」GPU加速ライブラリが組み合わされ、エージェントAIや次世代AIアーキテクチャ向けに設計フロー全体が最適化される 。

NVIDIAの技術が含まれることの戦略的意義は大きい。NVIDIA自身が、この統合プラットフォームを自社の将来のAIアーキテクチャや広帯域インターコネクトの最適化に活用しているのだ。これは、世界で最も要求水準の高いAIハードウェア企業によって、設計ツールのエコシステムが実戦で鍛え上げられるという好循環を生み出す。結果として、顧客は最も意欲的なシリコンロードマップで既にその効果が実証されつつあるプラットフォームを手に入れることができる 。

3D-ICと3D Cube-HでAIチップを立体化する

チップの微細化が困難さを増すにつれ、三次元方向への拡張が重要性を帯びてくる。ケイデンスは、サムスンの先端パッケージング技術「3D Cube-H」向けに、完全に認証されたリファレンスフローを提供している。これは単なる構想段階のロードマップではなく、最も困難な物理設計の課題に取り組む、量産対応可能なソリューション群である。

• ハイブリッド銅接合（HCB） への対応。超高密度の垂直接続を実現する。
• 複雑なマルチチップレット統合のためのシリコンインターポーザ自動配線。
• 「Integrity 3D-IC Platform」「Innovus」「Voltus」「Pegasus」 といったツール群を統合し、フロアプランニングから実装、物理検証、最終的なサインオフまでを一貫して支援する 。

この認証済みフローは、電力整合性、熱解析や反り解析、グリッチ電力の最適化といった、3D-IC設計における実際の障壁に、具体的な機能強化によって直接対処する。これらはまさに、最先端のマルチダイ・パッケージにおいてテープアウト（設計完了）を遅延させかねない、サインオフ段階の重大な懸念事項である 。

Ambarella：最初の2nmエッジAI顧客

両社の提携には、既に実名を公表している顧客が存在し、そのプラットフォームをテストしている。エッジAIビジョンプロセッサのリーダー企業であるAmbarellaが、このエコシステムを早期に採用した企業として名乗りを上げているのだ。同社は、ロボティクス、ドローン、自律機械、先端センシング用途をターゲットにした次世代の2nmエッジAIプラットフォームを開発中である 。

AmbarellaはSF2Pノード上でケイデンスのPCIe 5.0 IPを実装しており、この先端ノード特有の設計、検証、製造に関する多大な複雑さを管理する上で、この協業が不可欠であると公式に表明している。巨大なデータセンター向けGPUだけでなく、エッジAIアプリケーションに2nmが選択されたことは、SF2Pプラットフォームが多様な電力・性能プロファイルに対応できる立ち位置にあるという強力なシグナルだ 。

大局観：AI基盤の覇権を巡る競争

「シリコン・インテリジェンスの結節点（The Nexus for Silicon Intelligence）」というテーマを掲げたSAFEフォーラム2026での今回の発表は、データセンター、エッジデバイス、インテリジェントシステムにわたるAI基盤とフィジカルAIへの爆発的な需要に対する直接的な回答である 。ケイデンスとサムスンは共に、この協業により、最先端のプロセス技術、3D-IC統合、GPU加速設計フローを組み合わせた「サインオフ対応」かつ「量産実証済み」のプラットフォームを提供し、顧客が次世代AIおよびHPCシステムをより迅速に市場投入できるようになると位置づけている 。

IP、EDAツール、NVIDIAのインターコネクト、先端パッケージングを単一の認証済みフローに緊密に統合することで、ケイデンスとサムスンは、新たなプロセスノードの早期採用にしばしば付きまとう「分断されたリスク」を除去しつつある。この提携は、サムスンファウンドリを2nm競争における強力な代替選択肢として位置づけ、次世代AIシリコン設計の獲得競争に直接臨む、ターンキー型のエコシステムを提供するものだ。