メディアテックがインテルEMIB-Tに賭ける理由：TSMCの「CoWoS包囲網」に風穴を開けるか

EMIB-T vs. CoWoS：何が決定的に違うのか？

両者の技術的な違いは、複数のチップをどう接続するかという、パッケージの「土台」の設計思想にあります。ここが、コストと性能の分かれ道です。

**TSMCのCoWoS（Chip-on-Wafer-on-Substrate）**は、巨大で一枚岩のシリコン基板（インターポーザー）を土台として使い、その上にすべてのチップを配置する方式です。このインターポーザーが超高速なデータの「ハイウェイ」の役割を果たし、極めて高いデータ転送速度（帯域幅）を実現します。しかし、巨大なシリコン板を使うため、サイズに物理的な限界があり、大規模化するほどコストが指数関数的に跳ね上がり、製造の難易度も増すという弱点があります 。

一方、**インテルのEMIB-T（Embedded Multi-die Interconnect Bridge with Through-Silicon Vias）**は、この発想を根本から覆します。高価で巨大なシリコン基板を丸ごと使う代わりに、高速通信が必要なチップとチップの間の「必要な箇所にだけ」、極小のシリコン製「橋（ブリッジ）」を埋め込む方式です 。

さらに、従来のEMIBからの最大の進化点は、信号をこの橋の「中」を通す「貫通電極（TSV）」技術の導入です。これにより、電力供給の抵抗が30%以上も低減され、より大電力を必要とする次世代メモリ（HBM4）にも対応できます 。結果として、CoWoSよりも物理的に巨大なパッケージを、より低コストで実現できる可能性を秘めているのです 。

図解で比較：

シビアなタイムラインと、立ちはだかる「歩留まり90%の壁」

バラ色の話ばかりではありません。この野心的な計画には、極めて厳しい期限が設定されています。発表によると、2026年第4四半期に最終設計を完了（テープアウト）し、2027年第4四半期には量産を開始する計画です 。

ここに立ちはだかる最大のリスクが「歩留まり」、つまり、製造したチップがどれだけ正常に動作するかという確率です。著名アナリストの郭明錤（Ming-Chi Kuo）氏は、この計画に強烈な警告を発しています。

情報筋によると、インテルのEMIB-Tの現在の「技術検証歩留まり」は約**90%です 。一見すると高水準ですが、商用化に成功するには最低でも約98%が必要とされています。郭氏は、この差が致命的になり得ると指摘し、「プロジェクト開始から90%に到達するよりも、90%から98%に引き上げることの方がはるかに難しい」**と警鐘を鳴らしています 。

90%という数字は、あくまで開発段階の一部のデータに過ぎず、実際に何百万個も生産する「量産歩留まり」とは全くの別物なのです。この「最後の8%」を克服できるかどうかが、このプロジェクトの成否を分けることは間違いなく、市場関係者の間では「まだTSMCの優位は揺るがない」という冷静な見方も根強く残っています 。

秘密のパートナー、Googleの影

この物語をさらに複雑にしているのが、水面下で進むGoogleとの関係です。メディアテックがAI向けカスタムチップを設計している顧客は、複数のサプライチェーン情報からGoogleであると強く信じられています 。

実は、先述した「歩留まり90%」というデータは、Googleの次世代TPU「Humufish（フムフィッシュ）」向けに検証されたものです 。しかしメディアテックは、Googleを顧客と認めることも、EMIB-Tを同社チップに使うかどうかについても、一切のコメントを拒否しています 。この沈黙こそが、Googleという巨大顧客が、TSMCのCoWoSの供給不足とコストを天秤にかけ、インテルへの移行を決断した可能性を色濃く示唆しているのです。

「中立宣言」からの急転直下

今回の発表は、メディアテックのあまりに鮮やかな手のひら返しとしても注目されました。COMPUTEXのわずか数日前、同社幹部は「当社はTSMCのCoWoSとインテルのEMIBの両方をサポートする数少ないプロバイダーです。お客様に選択していただきます」と、あくまで中立的な立場を強調していたのです 。

「選択肢を提供する」という姿勢から、「自社の次世代主力製品ではインテルに賭ける」という決断への急転換。これは、AI半導体の未来を左右するパッケージング技術の確保が、いかに切迫した経営課題であるかを如実に物語っています。