答え公開済み4 か月前Last edited 3 か月前18 ソース

Huaweiが提唱する「Tauスケーリング則」：トランジスタ縮小に代わる次世代チップ設計

Huaweiは半導体性能向上の新原則「Tau（τ）スケーリング則」を提案し、トランジスタ微細化ではなくチップ内の信号伝達時間の短縮を重視する設計思想を示した。新しいLogicFoldingアーキテクチャでは回路ブロック配置を最適化し、配線を短縮して遅延や電気負荷を減らすことで性能向上を狙う。

公開者GPT-5.5 で編集GPT Image 2 で画像を生成

Studio Global AIで検索して事実確認さらにトレンドページを見る

研究の答え

重要なポイント

Huaweiは半導体性能向上の新原則「Tau（τ）スケーリング則」を提案し、トランジスタ微細化ではなくチップ内の信号伝達時間の短縮を重視する設計思想を示した。
新しいLogicFoldingアーキテクチャでは回路ブロック配置を最適化し、配線を短縮して遅延や電気負荷を減らすことで性能向上を狙う。
Huaweiによればこの原則を用いたチップは過去6年間で381種類設計・量産されており、2026年のKirinプロセッサで本格採用予定。
同社は2031年までに1.4nmプロセス相当のトランジスタ密度を持つチップ設計を目標としており、中国の半導体自立戦略とも関係している。

Conceptual illustration of Huawei Tau scaling and LogicFolding chip architecture focusing on signal timing optimization — What is Huawei’s newly unveiled Tau (τ) Scaling Law and LogicFolding chip architecture, how does this new principle differ from traditionalHuawei’s Tau (τ) Scaling Law proposes improving semiconductor performance by compressing signal timing inside chips rather than relying only on smaller transistors.
AI プロンプト
Create a landscape editorial hero image for this Studio Global article: What is Huawei’s newly unveiled Tau (τ) Scaling Law and LogicFolding chip architecture, how does this new principle differ from traditional. Article summary: Huawei says its newly unveiled Tau (τ) Scaling Law is a new semiconductor-development principle that replaces traditional geometric scaling with “time (τ) scaling” as the guide for improving semiconductors and electronic. Topic tags: general, general web, user generated. Reference image context from search candidates: Reference image 1: visual subject "China’s Huawei Technologies expects to design high-end chips by 2031 with transistor density equivalent to 1.4-nanometre processes, despite US sanctions that have made it hard for" source context "Huawei proposes new path for chip development amid US sanctions" Reference image 2: visual subject "China’s Huawei Tec
openai.com

半導体の性能向上は長年、トランジスタを小さくすることに依存してきました。いわゆるムーアの法則に基づく「微細化」です。

しかしHuaweiは、このアプローチだけでは限界が近づいているとして、別の方向から性能を伸ばす設計原則を提案しました。それが**「Tau（τ）スケーリング則」**です。

2026年に開催されたIEEEの国際会議「ISCAS（International Symposium on Circuits and Systems）」で同社が発表したこの概念は、トランジスタサイズではなく**信号がチップ内を移動する時間（τ）**を最適化することで性能を高めるという考え方です。

Tau（τ）スケーリング則とは

従来の半導体進歩は、主に次のような**幾何学スケーリング（geometric scaling）**によって実現されてきました。

トランジスタ寸法を小さくする
同じ面積により多くのトランジスタを配置する
消費電力と性能を改善する

Huaweiが提案するTauスケーリング則では、焦点が**物理サイズではなく時間（τ）**に移ります。

具体的には、チップ内でデータや信号が移動する際の伝播遅延（signal propagation delay）をできるだけ短くすることを中心に設計するという考え方です。

Studio Global AI

研究を続けてください

このページにはソースに裏付けされた回答が含まれており、Studio Global 内で続行できます。

Studio Global AIで検索して事実確認

人々も尋ねます