AMD、台湾半導体エコシステムに100億ドル超を投資

今回の取り組みでは、台湾の半導体パッケージング企業との連携が重要な柱になる。

ASE Technology Holding

**ASE（Advanced Semiconductor Engineering）**は、世界最大級の半導体パッケージング・テスト企業のひとつ。AMDはAIチップ向けの先端パッケージング技術で協力を進める予定だ。

Siliconware Precision Industries（SPIL）

SPILはASEグループの主要子会社で、AIプロセッサ向けの新しいパッケージングやインターコネクト技術の開発でAMDと共同作業を行う。

そのほかのエコシステム企業

台湾の報道では、パッケージングやテスト分野の企業として**Powertech Technology（PTI）**などとの協力も取り沙汰されているが、具体的な役割については公式発表での詳細は限定的だ。

核となる技術：EFBベース2.5Dパッケージング

今回の戦略の中心にあるのが、EFB（Elevated Fanout Bridge）ベースの2.5Dインターコネクト技術だ。

この方式では、複数のチップレットをパッケージ上で高速ブリッジ接続することで次の利点を得られる。

• チップ間のインターコネクト帯域の大幅増加
• 電力効率の改善
• 大規模マルチチップ設計のスケーラビリティ向上

AIプロセッサでは、チップレット構造やHBM（高帯域メモリ）との統合が不可欠なため、こうしたパッケージング技術が性能を左右する要素になっている。

EPYC「Venice」を支えるパッケージング

この技術は、AMDの次世代サーバーCPUである**EPYC「Venice」**の性能向上に直接関わる。

報道によればVeniceは次の特徴を持つ。

• TSMCの2ナノメートルプロセスで製造
• HPCやAIワークロード向けに最適化
• 高度なパッケージングによるチップレット間通信の高速化

EFBベースの2.5D接続により、チップレットやメモリ間の通信帯域が増え、AIや大規模データ処理での性能／電力効率の改善が期待されている。

Heliosラック型AIプラットフォーム

今回の投資は、AMDが推進するHeliosラックスケールAIシステムの展開にも直結する。

典型的なHelios構成は次の通り。

• EPYC Venice CPU
• AMD Instinct MI450X GPUなどMI400シリーズ
• 高帯域メモリと高速インターコネクト

Heliosはクラウド企業やハイパースケーラー向けのAIインフラとして設計されており、2026年後半からマルチギガワット規模の展開が計画されている。

AMDはこのプラットフォームを通じ、単体チップではなくラック単位のAIインフラソリューションを提供する戦略に移行している。

AI半導体競争のボトルネックは「パッケージング」

AIチップの競争では、最先端プロセスの製造だけでなく次の技術が重要になっている。

• チップレット統合
• HBMメモリ統合
• 3Dハイブリッドボンディング
• 高度なパッケージ組み立てとテスト

これらの能力が不足すると、たとえウェハー生産が可能でもAIプロセッサを大量出荷できない可能性がある。

AMDの台湾投資は、この供給ボトルネックを解消する狙いがある。

NvidiaとのAIインフラ競争

業界では、この投資はNvidiaに対抗するための重要な戦略と見られている。

AMDは台湾の半導体企業と連携することで

• 先端パッケージング能力の確保
• AIチップ供給の安定化
• HeliosのようなラックスケールAIシステムの量産

を実現しようとしている。

つまりAMDは、CPUやGPU単体の販売から一歩進み、データセンター向けAIインフラ全体を提供する企業へと戦略を拡張している。

大きな意味：AI時代は「エコシステム競争」

今回の100億ドル投資が示しているのは、AI半導体競争がチップ設計だけでなくエコシステム全体の競争になっているという点だ。

台湾のパッケージング企業との協力と新しいインターコネクト技術によって、AMDはVenice CPUとHelios AIラックを大規模に展開できる体制を整え、急増するAI計算需要への対応を狙っている。