TSMCが描く「2029年に50倍」の意味

TSMCがSEMICON Taiwan 2026で示したメッセージは明快だ。次のAI競争を決めるのは、プロセッサーやAIモデルを個別に改良することではなく、システム全体でデータを効率よく動かす設計だという。

同社は、SoICによる3D積層とCoWoSによる2.5Dパッケージを組み合わせることで、システム全体の演算性能を2024年の約50倍に引き上げ、2029年までに実現できると見込んでいる。3

これは、単一の巨大チップを高速化する従来型の発想から、複数の演算ダイ、高帯域幅メモリ（HBM）、高密度インターコネクトを一つのシステムとして組み上げる方向への転換を示すものだ。13

AIの成長を押し上げるのは「推論」

TSMCのAI・HPC事業開発担当ディレクター、April Li氏は、AI計算需要が年間およそ5倍のペースで拡大していると説明した。また、AIが生成する推論トークンの量は、2022年を基準にすると約500倍に増えたという。13

ここで重要なのは、AIの計算需要を押し上げているのが、モデルの学習だけではない点だ。ユーザーの質問に答えたり、業務を実行したりする「推論」が急速に拡大している。推論型のAIシステムやAIエージェントは、1回のやり取りでより多くのトークンを生成・処理し、企業の業務や現実世界のタスクを継続的に動かすことが想定されている。123

利用者数、問い合わせ頻度、1回の問い合わせに必要な計算量が同時に増えれば、アクセラレーターだけでなく、メモリ、ネットワーク、電力、冷却設備にも負荷がかかる。AIインフラは、短時間の学習処理だけでなく、常時稼働する大量の推論を前提に設計しなければならない。

ボトルネックは演算性能より「データ移動」

Li氏がシステムレベルの協調設計を重視する理由は、AI処理におけるデータ移動のコストにある。一般的なAIワークロードでは、システム活動の最大60％をデータ移動が占める可能性があり、高価なAIアクセラレーターの稼働率が40％未満にとどまるケースもあるという。123

つまり、演算器を増やすだけでは、性能が比例して伸びるとは限らない。演算ロジックとメモリの間、パッケージ間、サーバーラック間、さらにデータセンター内でデータを移動させる過程で、電力や冷却能力が消費されるからだ。

TSMCが示す解決策は、演算とメモリだけでなく、インターコネクト、ストレージ、電力供給、冷却、ラック、データセンターまでを一体で最適化することだ。この考え方では、先端パッケージは単なる製造工程ではなく、AIシステムそのもののアーキテクチャの一部になる。

3DFabricロードマップ：SoICとCoWoSを大型化

TSMCの3DFabricロードマップでは、2026年にN2P-on-N3PのSoIC統合、2029年にA14-on-A14の統合が予定されている。接続ピッチは4.5マイクロメートルまで縮小される見通しで、積層チップや隣接する部品間の接続密度と効率を高める狙いがある。315

CoWoSについては、TSMCはすでに5.5レチクルサイズのパッケージを生産していると報じられている。さらに2028年ごろには、約10個の演算ダイと20個のHBMスタックを組み込む14レチクルサイズのパッケージを目指す。3

CoWoS（Chip-on-Wafer-on-Substrate）は、ロジックチップとHBMを一つのパッケージ内で高密度に統合する技術だ。パッケージを大型化すれば、単一の巨大なモノリシックダイに頼らず、複数のダイを組み合わせてより大規模なAIアクセラレーターを構成できる。

一方で、ダイを分割するほど、パッケージ設計、接続密度、検査、熱管理の難度は上がる。製造上の柔軟性を得る代わりに、パッケージ全体を成立させる技術がより重要になるわけだ。

次の接続技術はシリコンフォトニクス

TSMCは、AIインフラ内部の電気接続が抱える帯域幅と消費電力の限界に対し、シリコンフォトニクスとCPO（Co-Packaged Optics、光電融合パッケージ）を次の技術層として位置付けている。

同社のCOUPEプラットフォームでは、帯域幅を3.2Tbpsから12.8Tbps超へ拡大するロードマップが報告されている。また、TSMCは2027年までにシリコンフォトニクスが光トランシーバー市場の半分超を占める可能性を示しており、一部サプライヤーは2026年後半からCPOの量産を始めると見込まれている。3

目標は、光インターコネクトを演算パッケージの近くまで持ち込むことだ。電子部品と光部品の距離を短くできれば、より大きな帯域幅と高い電力効率が期待できる。一方で、レーザー、光ファイバー用コネクター、パッケージング、検証など、新たな部品と製造上の課題も生じる。1013

供給制約は解消されたのか

技術ロードマップが前進しても、供給問題がなくなるわけではない。業界推計では、TSMCのCoWoS生産能力は2023年後半の月1万3,000～1万6,000枚から、2026年後半には月12万～14万枚へ拡大する見通しだ。636

ただし、この数字は市場推計であり、SEMICON Taiwanの報道でTSMCが正式に開示した生産能力ではない点には注意が必要だ。

機関投資家の報告では、CoWoSの需給ギャップは、設備増強によって2026年末までに約20％から約10％へ縮小する可能性がある。改善ではあるものの、需要が供給を上回る状態は残ることになる。36

顧客間の配分もリスクだ。市場分析では、Nvidiaが2026年のTSMCのCoWoS需要または生産量の約60％を占めるとされ、AMD、Broadcom、ハイパースケール企業などが残りの能力を競い合う構図が指摘されている。これはTSMCがSEMICON Taiwanで新たに発表した配分数字ではなく、市場側の推計だ。4

TSMCは「シリコンからトークンまで」を目指す

今回の戦略転換は、単なるパッケージ技術の強化にとどまらない。Li氏はTSMCの役割が、シリコンからデータセンター、最終的にはAIシステムが生成するトークンにまで広がるとの考えを示した。1

それは、先端ロジック、HBM統合、先端パッケージ、光I/O、熱設計、電力供給、システム検証を含む、物理的なAI基盤全体の調整役をTSMCが担う構想だ。

そのため、今後の課題はウエハーやパッケージの生産能力だけではない。光源となるレーザー、光ファイバー用コネクター、テストと検証、冷却、電力供給、複数サプライヤー間の連携も、同じように重要になる。

TSMCが掲げる「AIの本格工業化」は、より高速なチップを作る競争というより、部品同士を効率よくつなぎ、それを量産可能な供給網へ落とし込む競争だ。2029年の「50倍」という見通しが実現するかどうかは、演算ダイの性能だけでなく、接続、パッケージ、光技術、電力、冷却を一つのシステムとして成立させられるかにかかっている。

TSMCが描く「2029年に50倍」の意味

TSMCがSEMICON Taiwan 2026で示したメッセージは明快だ。次のAI競争を決めるのは、プロセッサーやAIモデルを個別に改良することではなく、システム全体でデータを効率よく動かす設計だという。

同社は、SoICによる3D積層とCoWoSによる2.5Dパッケージを組み合わせることで、システム全体の演算性能を2024年の約50倍に引き上げ、2029年までに実現できると見込んでいる。3

これは、単一の巨大チップを高速化する従来型の発想から、複数の演算ダイ、高帯域幅メモリ（HBM）、高密度インターコネクトを一つのシステムとして組み上げる方向への転換を示すものだ。13

AIの成長を押し上げるのは「推論」

TSMCのAI・HPC事業開発担当ディレクター、April Li氏は、AI計算需要が年間およそ5倍のペースで拡大していると説明した。また、AIが生成する推論トークンの量は、2022年を基準にすると約500倍に増えたという。13

ここで重要なのは、AIの計算需要を押し上げているのが、モデルの学習だけではない点だ。ユーザーの質問に答えたり、業務を実行したりする「推論」が急速に拡大している。推論型のAIシステムやAIエージェントは、1回のやり取りでより多くのトークンを生成・処理し、企業の業務や現実世界のタスクを継続的に動かすことが想定されている。123

利用者数、問い合わせ頻度、1回の問い合わせに必要な計算量が同時に増えれば、アクセラレーターだけでなく、メモリ、ネットワーク、電力、冷却設備にも負荷がかかる。AIインフラは、短時間の学習処理だけでなく、常時稼働する大量の推論を前提に設計しなければならない。

ボトルネックは演算性能より「データ移動」

Li氏がシステムレベルの協調設計を重視する理由は、AI処理におけるデータ移動のコストにある。一般的なAIワークロードでは、システム活動の最大60％をデータ移動が占める可能性があり、高価なAIアクセラレーターの稼働率が40％未満にとどまるケースもあるという。123

つまり、演算器を増やすだけでは、性能が比例して伸びるとは限らない。演算ロジックとメモリの間、パッケージ間、サーバーラック間、さらにデータセンター内でデータを移動させる過程で、電力や冷却能力が消費されるからだ。

TSMCが示す解決策は、演算とメモリだけでなく、インターコネクト、ストレージ、電力供給、冷却、ラック、データセンターまでを一体で最適化することだ。この考え方では、先端パッケージは単なる製造工程ではなく、AIシステムそのもののアーキテクチャの一部になる。

3DFabricロードマップ：SoICとCoWoSを大型化

TSMCの3DFabricロードマップでは、2026年にN2P-on-N3PのSoIC統合、2029年にA14-on-A14の統合が予定されている。接続ピッチは4.5マイクロメートルまで縮小される見通しで、積層チップや隣接する部品間の接続密度と効率を高める狙いがある。315

CoWoSについては、TSMCはすでに5.5レチクルサイズのパッケージを生産していると報じられている。さらに2028年ごろには、約10個の演算ダイと20個のHBMスタックを組み込む14レチクルサイズのパッケージを目指す。3

CoWoS（Chip-on-Wafer-on-Substrate）は、ロジックチップとHBMを一つのパッケージ内で高密度に統合する技術だ。パッケージを大型化すれば、単一の巨大なモノリシックダイに頼らず、複数のダイを組み合わせてより大規模なAIアクセラレーターを構成できる。

一方で、ダイを分割するほど、パッケージ設計、接続密度、検査、熱管理の難度は上がる。製造上の柔軟性を得る代わりに、パッケージ全体を成立させる技術がより重要になるわけだ。

次の接続技術はシリコンフォトニクス

TSMCは、AIインフラ内部の電気接続が抱える帯域幅と消費電力の限界に対し、シリコンフォトニクスとCPO（Co-Packaged Optics、光電融合パッケージ）を次の技術層として位置付けている。

同社のCOUPEプラットフォームでは、帯域幅を3.2Tbpsから12.8Tbps超へ拡大するロードマップが報告されている。また、TSMCは2027年までにシリコンフォトニクスが光トランシーバー市場の半分超を占める可能性を示しており、一部サプライヤーは2026年後半からCPOの量産を始めると見込まれている。3

目標は、光インターコネクトを演算パッケージの近くまで持ち込むことだ。電子部品と光部品の距離を短くできれば、より大きな帯域幅と高い電力効率が期待できる。一方で、レーザー、光ファイバー用コネクター、パッケージング、検証など、新たな部品と製造上の課題も生じる。1013

供給制約は解消されたのか

技術ロードマップが前進しても、供給問題がなくなるわけではない。業界推計では、TSMCのCoWoS生産能力は2023年後半の月1万3,000～1万6,000枚から、2026年後半には月12万～14万枚へ拡大する見通しだ。636

ただし、この数字は市場推計であり、SEMICON Taiwanの報道でTSMCが正式に開示した生産能力ではない点には注意が必要だ。

機関投資家の報告では、CoWoSの需給ギャップは、設備増強によって2026年末までに約20％から約10％へ縮小する可能性がある。改善ではあるものの、需要が供給を上回る状態は残ることになる。36

顧客間の配分もリスクだ。市場分析では、Nvidiaが2026年のTSMCのCoWoS需要または生産量の約60％を占めるとされ、AMD、Broadcom、ハイパースケール企業などが残りの能力を競い合う構図が指摘されている。これはTSMCがSEMICON Taiwanで新たに発表した配分数字ではなく、市場側の推計だ。4

TSMCは「シリコンからトークンまで」を目指す

今回の戦略転換は、単なるパッケージ技術の強化にとどまらない。Li氏はTSMCの役割が、シリコンからデータセンター、最終的にはAIシステムが生成するトークンにまで広がるとの考えを示した。1

それは、先端ロジック、HBM統合、先端パッケージ、光I/O、熱設計、電力供給、システム検証を含む、物理的なAI基盤全体の調整役をTSMCが担う構想だ。

そのため、今後の課題はウエハーやパッケージの生産能力だけではない。光源となるレーザー、光ファイバー用コネクター、テストと検証、冷却、電力供給、複数サプライヤー間の連携も、同じように重要になる。

TSMCが掲げる「AIの本格工業化」は、より高速なチップを作る競争というより、部品同士を効率よくつなぎ、それを量産可能な供給網へ落とし込む競争だ。2029年の「50倍」という見通しが実現するかどうかは、演算ダイの性能だけでなく、接続、パッケージ、光技術、電力、冷却を一つのシステムとして成立させられるかにかかっている。