TSMCの2026年ロードマップ：A13・A12・N2U、2nm量産、そして巨大AIチップのためのCoWoS

TSMCは台湾・新竹で開催された**「2026 Taiwan Technology Symposium」**で、次世代半導体のロードマップを公開しました。焦点となったのは、オングストローム世代の新プロセス技術とAI向け巨大チップを支える先端パッケージングです。近年の半導体競争は「微細化」だけでなく、どれだけ大規模なAIチップを効率よく統合できるかという点でも勝負が決まるようになっています。

新プロセス：A13、A12、N2U

TSMCは今回のイベントで、将来の先端ロジックを担う複数のプロセス技術を紹介しました。

• A13：2025年に発表されたA14プロセスをベースにした「シュリンク版」。より小さなチップ設計と電力効率の向上を実現し、AI、HPC（高性能計算）、モバイル向け用途を想定しています。
• A12：A13の次に位置づけられるオングストローム世代プロセスで、2nmよりさらに先の微細化を目指す技術です。
• N2U：TSMCの2nm世代（N2）の拡張版。既存のN2ファミリーをベースに性能や電力効率の改善を図るプロセスとされています。

これらの先端ノードは2020年代後半、特に2029年前後の量産を目標に計画されています。

A16の状況

今回のシンポジウムでA16の詳細な新発表はありませんでしたが、業界報道によるとA16の量産開始は2027年ごろへ後ろ倒しになったとされています。

AIチップの鍵：巨大CoWoSパッケージング

今回の発表で特に注目を集めたのが、AIアクセラレータ向けの**先端パッケージング技術「CoWoS（Chip-on-Wafer-on-Substrate）」**です。

TSMCは、同社が「世界最大」とする新しいCoWoSパッケージの量産を開始したと説明しました。

重要なポイントは次の通りです。

• 5.5レチクルサイズのCoWoSパッケージで歩留まり98%以上を達成。

レチクルとは、半導体露光装置で一度に露光できるチップ面積の最大単位を指します。複数のレチクルサイズのチップレットを1つのパッケージに統合することで、単一ダイの限界を超える巨大AIプロセッサを構築できるのがCoWoSの強みです。

AI向けチップでは、演算性能だけでなくHBM（高帯域メモリ）との接続帯域やチップ間通信が性能を左右するため、このようなパッケージング技術の重要性が急速に高まっています。

2028〜2029年：さらに巨大化するCoWoS

TSMCの計画では、CoWoSの規模は今後さらに拡大します。

報道によるとロードマップは次のように示されています。

• 2028年頃：およそ14レチクル規模
• 2029年頃：最大約40レチクル規模

もし実現すれば、将来のAIプロセッサは現在のGPUやAIアクセラレータよりも桁違いに大きなシステム級パッケージになる可能性があります。つまりパッケージングそのものが、チップ設計と並ぶ重要なアーキテクチャ層になりつつあります。

2nmプロセスの量産と需要

TSMCの**2nm世代プロセス（N2）**もすでに次の段階に入っています。

• N2は2025年後半に量産開始。
• AIチップやハイエンドスマートフォン向けに需要が急増。
• Apple、NVIDIA、AMD、Qualcommなど主要顧客が容量を確保していると報じられています。

この需要を背景に、TSMCは先端プロセスの生産能力拡張を進めています。

Intel・Samsungとの競争状況

先端半導体の競争は、単なる技術発表だけではなく歩留まりや量産スケジュールが結果を左右します。

最近の報道では次のような動きも伝えられています。

• Samsung：2nmラインの歩留まりが約14％との報道。
• Intel：次世代プロセス「18A」の量産スケジュールが約6か月遅延したとの報道。

これらは限られた第三者報道に基づく情報ですが、先端ノードの立ち上げがいかに難しいかを示す例といえます。

半導体競争は「微細化＋パッケージング」へ

今回のTSMCの発表が示した重要なメッセージは明確です。

• A13やA12などのオングストローム世代プロセスがトランジスタ微細化をさらに推進
• CoWoSの巨大化がAIチップのシステム性能を引き上げる

AI計算では巨大なチップと膨大なメモリ帯域が必要になるため、先端ノードと先端パッケージングの両方を制する企業が主導権を握る構図になっています。

TSMCのロードマップを見る限り、同社は2020年代後半までこの2つの領域で主導権を維持する戦略を明確にしていると言えそうです。