SemiAnalysisが「麒麟9030 Pro」を徹底解剖：SMIC N+3の実力、3年遅れの性能格差、そしてEUV封鎖を突破する「LogicFolding」の大博打

これらの成果は、EUV露光装置を一切使用せずに、攻めた深紫外線（DUV）多重露光技術と、設計と製造プロセスの協調最適化（DTCO）のみに頼って達成された 。これは純粋な工学的偉業と言えるが、SemiAnalysisはそのコストを強調する。過度に複雑なプロセス、低い歩留まり、莫大な製造コストにより、N+3は成熟度や費用対効果の面でTSMCのN6とは到底比較にならない 。

レポートでは、一貫してN+3をSMICの「第三世代7nm級」プロセスと表現しており、真の5nmノードではないとしている 。2025年12月にTechInsightsが行った先行する分解レポートも同様の結論に達しており、N+3は約6nm級の集積度であり、TSMCやサムスンの真の5nmノードには及ばないとしている 。

性能：現在のフラッグシップに「3年遅れ」の実力

SemiAnalysisのベンチマーク分析によると、Kirin 9030 Proのポジションは、現在のフラッグシップSoCから約3年遅れている。そして多くのケースで、その差はさらに大きく見えるという 。

CPU

• 2.75GHzで動作する高性能コア「TaiShan v124」のクロックあたりの命令実行効率（IPC）は、Armの2021年設計である「Cortex-X2」に匹敵する 。
• Appleが2020年に発表したM1チップの高性能コア「Firestorm」と比較すると、IPCで35%も劣っている。さらに、最新のApple M5のPコアと比較すると、IPCで60%、絶対性能では2.7倍もの大差をつけられている 。
• Geekbench 6のスコアは、シングルコアが約1,131、マルチコアが約4,277。これは、競合のSnapdragon 8 Elite Gen 5に対し、シングルコアで300%以上、マルチコアで245%以上もの差をつけられている計算になる 。

GPU

• 自社開発のGPU「Maleoon 935」は、2022年のハイエンドGPUとほぼ同等の性能で、3DMark Wild Life ExtremeテストではSnapdragon 8+ Gen 1を僅かに上回る 。
• しかし現行のSnapdragon 8 Elite Gen 5と比較すると、その差は2.4倍から2.6倍にまで広がる 。

電力効率
純粋な性能差以上に深刻なのが、電力効率のギャップだ。SemiAnalysisは衝撃的な比較を提示している。Appleの低消費電力コアは約1Wで、Huaweiの高性能コア（消費電力4.5W）を20%も上回る整数演算性能を発揮する 。この差の根本原因は、SemiAnalysisによれば、設計力ではない。Huaweiのコア設計は業界トップの「一つ前の世代」に迫る水準だが、製造プロセスで致命的に足を引っ張られている。AppleやQualcommが享受するTSMCのN4やN3Pといったプロセスは、SMICのDUV頼みのN+3では太刀打ちできない、電圧-周波数特性の根本的な優位性を提供しているのだ 。

LogicFolding：ファーウェイの制裁突破を賭けた「立体構造」戦略

SemiAnalysisは、ファーウェイのLogicFolding構想を、EUV露光装置の禁輸措置への直接的な戦略的対抗策と位置づけている。これは、従来のトランジスタの平面的な微細化から、3D積層を主軸としたスケーリングへの大転換を意味する 。ファーウェイは、2026年5月25日に上海で開催されたIEEE ISCAS 2026会議で、このアーキテクチャを公式に詳細発表した 。

タウ（τ）スケーリング則
ファーウェイの何庭波（He Tingbo）氏は、ムーアの法則に代わる新たな指標として「タウ（τ）スケーリング則」を提唱した。これは、幾何学的な微細化ではなく、垂直統合とダイ間の高密度インターコネクト（接続）によって、信号の伝搬遅延時間（タウ）を短縮することに主眼を置く 。

LogicFoldingアーキテクチャ
LogicFoldingは、デジタル回路、アナログ回路、メモリ回路を垂直方向のアクティブ層として積み重ね、高度なハイブリッドボンディング技術を用いてダイ間のクリティカルパスを短縮する 。ファーウェイは、この技術により、固定されたプロセスノード上で、トランジスタ密度を55%向上させ、エネルギー効率を41%改善できると主張している 。同社によれば、この原理に基づいた381個のチップが、すでに過去6年間で量産されているという 。

ロードマップは、2031年までに1.4nm級の量産を、EUV装置なしで達成することを目標とする 。2026年秋に登場予定の「Kirin 2026」SoCでは、インテルの18Aプロセスに匹敵する約238 MTr/mm²の集積度と、3.1GHzの動作周波数を達成する見込みだ 。それ以降も、2027年に3.39GHz、2028年に3.71GHz、2029年に3.97GHzと、年次での性能向上が計画されている 。SemiAnalysisは、2026年向けチップのハイブリッドボンディングピッチがすでに1.5µmに達しており、翌年には1µmへと微細化するため、競合他社よりも16～36倍も高密度なインターコネクトを実現すると指摘している 。

不確実性の影
SemiAnalysisは、ファーウェイ自身の技術論文を引用し、AIアクセラレータ「Ascend」向けの高密度な3D LogicFoldingの実用化は2030年頃にずれ込む可能性を示唆している。短期間で登場するAscendチップは、引き続き2.5Dパッケージとチップレットに留まるという 。これにより、民生用のKirin SoCが先行的にLogicFoldingアーキテクチャをテストし、ハイエンドのAIチップはその後を数年かけて追うという、二段構えのタイムラインが浮かび上がる。分解レポートは、N+3の個々の指標は目覚ましいとしつつも、根本的なプロセス面での劣勢は依然として大きく、LogicFoldingは必須だが、まだ証明されていない長期的な賭けであると結論づけている 。