SamsungとSK hynixは、Hot Chips 2026で同じ課題に対する異なる答えを示した。AIメモリの帯域をさらに高めながら、発熱、パッケージサイズ、製造の複雑さをどう抑えるかという問題だ。Samsungは高速化、顧客ごとのベースダイ設計、そして将来的にメモリをプロセッサーへ直接積層する構想を前面に出した。対するSK hynixは、冷却、パッケージの反り、インターコネクト、そして積層数が増えたときの物理的限界に焦点を当てた。 23

ここで示された数値は、ベンダーの仕様値、ロードマップ上の目標、または設計上の主張として読む必要がある。独立機関によるベンチマーク結果とは限らない。

Samsungの短期目標：HBM4Eは現行3.6TB/s、16Gbpsで約4TB/sへ

Samsungは5月下旬、12層構成のHBM4Eサンプルを世界の主要顧客向けに出荷し始めたと発表した。サンプルの安定したピン速度は14Gbpsで、最大16Gbpsまで性能を拡張できるとしている。12層版の帯域は1スタックあたり3.6TB/s、容量は48GBだ。 1718

1ピンあたり16Gbpsの構成が実現すれば、1スタックあたりの帯域は約4TB/sに達する見通しだ。Samsungはさらに、8層版と16層版もロードマップに示しており、HBM4Eを単一の仕様に限定せず、アクセラレーターの性能や容量要件に応じて展開する考えを示している。 1820

ただし、「出荷中のサンプル」と「将来的な高速化目標」は区別しなければならない。14Gbpsは現在の安定動作仕様を示す数値であり、16GbpsはSamsungが目指す拡張可能な上限だ。そのため、両者から算出される帯域を、量産品で検証された実測ベンチマークと同じものとして扱うことはできない。

Samsungは標準HBMからカスタムメモリへ

Samsungのロードマップは、DRAMの速度を高めたり、積層数を増やしたりするだけのものではない。次の段階として同社が説明したのが、**cHBM（custom HBM）**だ。これは、HBMのベースダイを顧客のAIアクセラレーターに合わせて設計できるようにする考え方で、メモリを単なる標準部品ではなく、システム全体の一部として扱う。 114

さらに長期的な到達点として、SamsungはzHBMを掲げる。これはプロセッサーのロジックとDRAMを3次元的に垂直統合する構造だ。従来の2.5D実装で使われるインターポーザーやSerDesリンクの一部を省き、電力効率と帯域を高めるのが狙いだという。 114

SamsungはzHBMについて、関連する従来型設計と比べて電力効率が約70％向上し、DRAM帯域が2倍を超えると説明している。ただし、これは将来アーキテクチャーについての予測または同社の設計上の主張であり、市販zHBM製品による測定結果ではない。 13

HBMでは発熱対策が設計の中心課題に

I/O速度の向上と積層の高密度化が進むほど、パッケージの外へ逃がすべき熱量も増える。Samsungの回答が、**Heat Path Block（HPB）**だ。これは、高出力になりやすいPHY（物理層）周辺に追加の放熱経路を設ける構造で、PHY面積の50％超をカバーした場合、ピーク温度を35％以上下げられるとSamsungは説明している。 1014

同社は、HPBをHBM4Eで実装・検証済みと説明しており、HBM5ではさらに広く組み込む計画を示している。 47 重要なのは、冷却がもはやメモリパッケージを支える補助機能ではないという点だ。インターフェースをどこまで高速に動かせるかを決める、アーキテクチャー上の要素になりつつある。

SK hynixはHBMのスケーリングを「パッケージの問題」と捉える

SK hynixの発表は、次世代HBMを製造と実装の側から分析する内容だった。アクセラレーターとHBMスタックを接続する方法として、大型シリコンインターポーザーを使うCoWoS-S、RDLインターポーザーを使うCoWoS-L、そしてIntelのブリッジ型技術EMIBを比較。HBMスタックをアクセラレーターの横に増設するほど、配線、ダイの配置、インターポーザーや基板のサイズ、パッケージの反りが複雑に絡み合うと説明した。 1112

SK hynixが示したHBMの実装仕様からも、設計の余裕が小さいことが分かる。HBM4パッケージのZ方向の高さは775マイクロメートルとされ、内部には数千規模のTSV（シリコン貫通ビア）や、ベースダイのマイクロバンプが配置される。積層が高くなるほど、ダイの薄型化、層間の狭い隙間、機械的ストレス、そして限られたパッケージ内での放熱を同時に管理しなければならない。 1112

SK hynixのロードマップには、2.5D統合の選択肢の一つとしてEMIBも含まれている。これは同社がこの実装方式に技術的な関心を持つ、または互換性を検討していることを示すものだが、SK hynixとIntelの商用提携が確定したことを意味するわけではない。 12

iHBMは局所的なホットスポットに対応

SK hynixは、iHBMと呼ぶ冷却技術も開発している。HBM構造内部の局所的な発熱箇所の近くに、高い熱伝導性を持つ材料を配置する方式で、熱抵抗を30％以上低減できると同社は主張している。 29

SamsungのHPBとの違いは、両社が熱をダイ間・パッケージレベルで解決しようとしている一方、想定する熱の通り道が異なる点にある。SamsungはPHY周辺に専用の熱移動構造を設けると説明し、SK hynixは特定の内部ホットスポットから熱を逃がすことに重点を置く。現時点の報道はベンダーの主張や開発コンセプトに基づくため、両社が示した削減率を同一条件で測定された比較結果として見るべきではない。

16層超の鍵はハイブリッドボンディング、ただしHBM4Eには間に合わない

従来型の積層を増やしていくと、やがて厚さの限界に突き当たる。SK hynixは、16層を超える積層を可能にする技術としてハイブリッドボンディングを研究している。より厚いダイや狭いピッチを使いながら、さらに高い構造を実現できる可能性があるという。 13

しかし同社は、ハイブリッドボンディングがHBM4Eに間に合うとは見ていない。早くてもHBM5が候補となるが、この時期も確定した製品スケジュールではなく、開発上の見通しにとどまる。 25

この意味で、HBM5は一つの転換点になる可能性がある。HBM4Eは、既存の積層・パッケージ技術を使って速度と容量を引き上げる。一方、その先の世代では、積層を維持していくために、ボンディング、熱、機械構造を一体で見直す必要が出てくる。

結論：次世代HBMを決めるのは帯域だけではない

Samsungの発表からは、次の競争軸がカスタマイズとプロセッサー・メモリ間の統合強化になることが読み取れる。HBM4Eサンプルは短期的な速度向上を担い、cHBMとzHBMは、特定のアクセラレーター向けに設計されたメモリ、そして最終的には演算部と直接一体化したメモリへとつながる。 118

一方、SK hynixが示したのは、その性能向上を実現する前に、パッケージの反り、熱抵抗、配線密度、積層高、製造歩留まりといった目立ちにくい問題を解決しなければならないという現実だ。iHBMやハイブリッドボンディングの研究は、こうした制約を無視せず、積層メモリの拡張余地を広げる試みといえる。 211

AIアクセラレーターの設計者にとっての結論は明快だ。HBMのロードマップは、DRAMダイ単体ではなく、パッケージ全体をめぐる競争になっている。Samsungはカスタマイズと3次元統合に賭け、SK hynixはパッケージ工学と製造の精度に賭ける。どちらの道も、帯域を増やせば発熱と統合の複雑さも増すという根本的なトレードオフを、まだ消し去ったわけではない。

SamsungとSK hynixは、Hot Chips 2026で同じ課題に対する異なる答えを示した。AIメモリの帯域をさらに高めながら、発熱、パッケージサイズ、製造の複雑さをどう抑えるかという問題だ。Samsungは高速化、顧客ごとのベースダイ設計、そして将来的にメモリをプロセッサーへ直接積層する構想を前面に出した。対するSK hynixは、冷却、パッケージの反り、インターコネクト、そして積層数が増えたときの物理的限界に焦点を当てた。 23

ここで示された数値は、ベンダーの仕様値、ロードマップ上の目標、または設計上の主張として読む必要がある。独立機関によるベンチマーク結果とは限らない。

Samsungの短期目標：HBM4Eは現行3.6TB/s、16Gbpsで約4TB/sへ

Samsungは5月下旬、12層構成のHBM4Eサンプルを世界の主要顧客向けに出荷し始めたと発表した。サンプルの安定したピン速度は14Gbpsで、最大16Gbpsまで性能を拡張できるとしている。12層版の帯域は1スタックあたり3.6TB/s、容量は48GBだ。 1718

1ピンあたり16Gbpsの構成が実現すれば、1スタックあたりの帯域は約4TB/sに達する見通しだ。Samsungはさらに、8層版と16層版もロードマップに示しており、HBM4Eを単一の仕様に限定せず、アクセラレーターの性能や容量要件に応じて展開する考えを示している。 1820

ただし、「出荷中のサンプル」と「将来的な高速化目標」は区別しなければならない。14Gbpsは現在の安定動作仕様を示す数値であり、16GbpsはSamsungが目指す拡張可能な上限だ。そのため、両者から算出される帯域を、量産品で検証された実測ベンチマークと同じものとして扱うことはできない。

Samsungは標準HBMからカスタムメモリへ

Samsungのロードマップは、DRAMの速度を高めたり、積層数を増やしたりするだけのものではない。次の段階として同社が説明したのが、**cHBM（custom HBM）**だ。これは、HBMのベースダイを顧客のAIアクセラレーターに合わせて設計できるようにする考え方で、メモリを単なる標準部品ではなく、システム全体の一部として扱う。 114

さらに長期的な到達点として、SamsungはzHBMを掲げる。これはプロセッサーのロジックとDRAMを3次元的に垂直統合する構造だ。従来の2.5D実装で使われるインターポーザーやSerDesリンクの一部を省き、電力効率と帯域を高めるのが狙いだという。 114

SamsungはzHBMについて、関連する従来型設計と比べて電力効率が約70％向上し、DRAM帯域が2倍を超えると説明している。ただし、これは将来アーキテクチャーについての予測または同社の設計上の主張であり、市販zHBM製品による測定結果ではない。 13

HBMでは発熱対策が設計の中心課題に

I/O速度の向上と積層の高密度化が進むほど、パッケージの外へ逃がすべき熱量も増える。Samsungの回答が、**Heat Path Block（HPB）**だ。これは、高出力になりやすいPHY（物理層）周辺に追加の放熱経路を設ける構造で、PHY面積の50％超をカバーした場合、ピーク温度を35％以上下げられるとSamsungは説明している。 1014

同社は、HPBをHBM4Eで実装・検証済みと説明しており、HBM5ではさらに広く組み込む計画を示している。 47 重要なのは、冷却がもはやメモリパッケージを支える補助機能ではないという点だ。インターフェースをどこまで高速に動かせるかを決める、アーキテクチャー上の要素になりつつある。

SK hynixはHBMのスケーリングを「パッケージの問題」と捉える

SK hynixの発表は、次世代HBMを製造と実装の側から分析する内容だった。アクセラレーターとHBMスタックを接続する方法として、大型シリコンインターポーザーを使うCoWoS-S、RDLインターポーザーを使うCoWoS-L、そしてIntelのブリッジ型技術EMIBを比較。HBMスタックをアクセラレーターの横に増設するほど、配線、ダイの配置、インターポーザーや基板のサイズ、パッケージの反りが複雑に絡み合うと説明した。 1112

SK hynixが示したHBMの実装仕様からも、設計の余裕が小さいことが分かる。HBM4パッケージのZ方向の高さは775マイクロメートルとされ、内部には数千規模のTSV（シリコン貫通ビア）や、ベースダイのマイクロバンプが配置される。積層が高くなるほど、ダイの薄型化、層間の狭い隙間、機械的ストレス、そして限られたパッケージ内での放熱を同時に管理しなければならない。 1112

SK hynixのロードマップには、2.5D統合の選択肢の一つとしてEMIBも含まれている。これは同社がこの実装方式に技術的な関心を持つ、または互換性を検討していることを示すものだが、SK hynixとIntelの商用提携が確定したことを意味するわけではない。 12

iHBMは局所的なホットスポットに対応

SK hynixは、iHBMと呼ぶ冷却技術も開発している。HBM構造内部の局所的な発熱箇所の近くに、高い熱伝導性を持つ材料を配置する方式で、熱抵抗を30％以上低減できると同社は主張している。 29

SamsungのHPBとの違いは、両社が熱をダイ間・パッケージレベルで解決しようとしている一方、想定する熱の通り道が異なる点にある。SamsungはPHY周辺に専用の熱移動構造を設けると説明し、SK hynixは特定の内部ホットスポットから熱を逃がすことに重点を置く。現時点の報道はベンダーの主張や開発コンセプトに基づくため、両社が示した削減率を同一条件で測定された比較結果として見るべきではない。

16層超の鍵はハイブリッドボンディング、ただしHBM4Eには間に合わない

従来型の積層を増やしていくと、やがて厚さの限界に突き当たる。SK hynixは、16層を超える積層を可能にする技術としてハイブリッドボンディングを研究している。より厚いダイや狭いピッチを使いながら、さらに高い構造を実現できる可能性があるという。 13

しかし同社は、ハイブリッドボンディングがHBM4Eに間に合うとは見ていない。早くてもHBM5が候補となるが、この時期も確定した製品スケジュールではなく、開発上の見通しにとどまる。 25

この意味で、HBM5は一つの転換点になる可能性がある。HBM4Eは、既存の積層・パッケージ技術を使って速度と容量を引き上げる。一方、その先の世代では、積層を維持していくために、ボンディング、熱、機械構造を一体で見直す必要が出てくる。

結論：次世代HBMを決めるのは帯域だけではない

Samsungの発表からは、次の競争軸がカスタマイズとプロセッサー・メモリ間の統合強化になることが読み取れる。HBM4Eサンプルは短期的な速度向上を担い、cHBMとzHBMは、特定のアクセラレーター向けに設計されたメモリ、そして最終的には演算部と直接一体化したメモリへとつながる。 118

一方、SK hynixが示したのは、その性能向上を実現する前に、パッケージの反り、熱抵抗、配線密度、積層高、製造歩留まりといった目立ちにくい問題を解決しなければならないという現実だ。iHBMやハイブリッドボンディングの研究は、こうした制約を無視せず、積層メモリの拡張余地を広げる試みといえる。 211

AIアクセラレーターの設計者にとっての結論は明快だ。HBMのロードマップは、DRAMダイ単体ではなく、パッケージ全体をめぐる競争になっている。Samsungはカスタマイズと3次元統合に賭け、SK hynixはパッケージ工学と製造の精度に賭ける。どちらの道も、帯域を増やせば発熱と統合の複雑さも増すという根本的なトレードオフを、まだ消し去ったわけではない。