Axera（愛芯元智）は、5nmプロセスの車載先進運転支援システム（ADAS）向けSoC「M9」シリーズとして、フラッグシップの**M97（M9x-720T）と、主流市場向けのM95（M9x-360T）**を発表した。等価AI演算性能はそれぞれ720 TOPS、360 TOPS。正式発表は2026年9月8日で、9月15日の報道はその仕様と市場での位置付けを整理したものだ。1121

注目点は、単なる演算性能の差だけではない。Axeraによると、両チップはアーキテクチャー、開発ツールチェーン、再利用可能なソフトウェア資産を共通化している。自動車メーカーやTier 1（完成車メーカーに直接部品を供給する大手サプライヤー）が、上位車種向けに作った運転支援アプリケーションを、性能帯の異なるプラットフォームへ移しやすくする考え方だ。11

M97とM95の違い：高性能車種向けか、主流車種向けか

項目	M97	M95
製造プロセス	5nm車載グレード	5nm車載グレード
公称の等価AI演算性能	720 TOPS	360 TOPS
CPU	Arm Cortex-A78AE×16コア	Arm Cortex-A78AE×10コア
等価メモリー帯域幅	460GB/s	260GB/s
メモリー構成	36 / 48 / 64 / 96GB	12 / 18 / 24GB
ISP入力	最大16カメラ、4.5ギガピクセル/秒	最大14カメラ、2.6ギガピクセル/秒

M97は、都市部でのNOA（Navigation on Autopilot：ナビゲーションに連動した運転支援）、VLAやワールドモデル系の大規模モデル、コックピットと運転支援の統合認識といった、上位プラットフォームを想定する。対してM95は、コストを抑えつつ1段階のエンドツーエンド型運転支援を構築する主流市場向けという位置付けだ。721

両製品はAEC-Q100の車載部品要件に対応し、チップ内にASIL-Dのロックステップ・セーフティアイランドを備え、チップ全体ではASIL-Bの評価をうたう。2チップによる冗長構成もサポートする。47

M9を構成するNPU、ISP、CVAとは

M9には、AI推論用のNPU、カメラ映像処理用のISP、前処理やセンサー処理を担う**CVA（コンピュータービジョン・アクセラレーター）**という、Axera自社開発の3ブロックが統合されている。

NPU：演算性能だけでなく、モデル移植とデータ転送を重視

Axeraは、NPUについて車載機能安全を意識したマルチコア・マルチクラスター構成を採用したとしている。FP4、INT8、FP8、BF16をサポートし、CPUからNPUへのデータ転送ではハードウェアレベルのゼロコピーを実現してデータ移動を減らすという。また、同社のツールチェーンにより、アルゴリズムの適合作業を「数か月単位」から「数週間単位」へ短縮できると説明する。2122

これらは標準化された第三者ベンチマークの結果ではなく、メーカーによる製品説明だ。ただし、認識・経路計画モデルの大規模化が進む車載AIでは、TOPSというピーク値だけでなく、メモリー帯域、データ移動、ソフトウェア統合作業も実用性能を左右する。

ISP：同じカメラ映像を「AI認識用」と「表示用」に分ける

ISPは、1つのセンサー入力から2系統を処理する「同源デュアルパイプライン」方式を採る。機械視覚側のパイプラインはAI認識向け、人間が見る表示側は画質重視で、それぞれ最適化する設計である。M97についてAxeraは、ISP遅延が10ミリ秒未満、最大16カメラ入力、毎秒4.5ギガピクセルのスループットを掲げる。2122

CVA：画像前処理やLiDAR処理を専用回路へ切り出す

CVAは、画像前処理、コンピュータービジョン演算子、LiDAR（レーザー測距センサー）の点群処理、複数センサー間の時刻同期などを担う。こうした処理をCPUやNPUから切り離し、推論に使えるNPUリソースをより多く確保することが、Axeraの狙いだ。11

デュアルチップ構成と、性能訴求の読み方

AxeraはM9を、冗長性を持たせるデュアルチップ構成や、コックピット機能と運転支援機能を組み合わせる基板構成にも位置付けている。2基のM97では約1,440 TOPS、2基のM95では720 TOPSに達すると同社は説明する。11

また、社内テストに基づく数値として、M9システムのフレームレートは「業界水準」を1.5倍超、M95のエンドツーエンド性能は業界平均を2倍超、M97のVLA性能は1.5倍超と主張する。ISP経路の遅延についても約70％低いとしている。1819

もっとも、これらの比較はAxeraの内部測定に基づくものだ。利用可能な報道からは、同じモデル、センサー、ソフトウェアスタック、走行条件で比較した第三者のADASベンチマークは確認できない。TOPSやフレームレートの数値は、実装条件と評価方法を併せて見る必要がある。

「上位アルゴリズムは作らない」という供給方針

Axeraは、計算基盤の供給者に徹し、自動車メーカーやTier 1と競合し得る上位の運転支援アルゴリズム事業には参入しない方針を示している。顧客側がM9上で動かすアルゴリズムや運転支援スタックの主導権を維持する、という考え方である。8

同社は2026年8月までの世界累計インテリジェントドライビングチップ出荷数が160万個を超え、従来のM5ファミリーは量産車に搭載されているとも報告している。8

現在の段階は「評価・選定」：量産の確認は今後

M97は2026年2月にウェハー返却後の立ち上げに成功し、同年上期にエンジニアリングサンプルを出荷した。香港取引所への開示では、複数の大手自動車OEMが正式にソリューションの評価・選定を開始したとされる。M95は2026年7月に立ち上がった。5

これは開発と顧客評価における重要な進捗だが、M97が広範な量産車に搭載済みであることの裏付けではない。今後注目すべきなのは、採用車種・顧客の明示、量産スケジュール、そして実走行条件で比較可能な独立評価である。ピーク演算性能や社内試験のフレームレートだけでは、実際の製品競争力を判断しきれない。

Axera（愛芯元智）は、5nmプロセスの車載先進運転支援システム（ADAS）向けSoC「M9」シリーズとして、フラッグシップの**M97（M9x-720T）と、主流市場向けのM95（M9x-360T）**を発表した。等価AI演算性能はそれぞれ720 TOPS、360 TOPS。正式発表は2026年9月8日で、9月15日の報道はその仕様と市場での位置付けを整理したものだ。1121

注目点は、単なる演算性能の差だけではない。Axeraによると、両チップはアーキテクチャー、開発ツールチェーン、再利用可能なソフトウェア資産を共通化している。自動車メーカーやTier 1（完成車メーカーに直接部品を供給する大手サプライヤー）が、上位車種向けに作った運転支援アプリケーションを、性能帯の異なるプラットフォームへ移しやすくする考え方だ。11

M97とM95の違い：高性能車種向けか、主流車種向けか

項目	M97	M95
製造プロセス	5nm車載グレード	5nm車載グレード
公称の等価AI演算性能	720 TOPS	360 TOPS
CPU	Arm Cortex-A78AE×16コア	Arm Cortex-A78AE×10コア
等価メモリー帯域幅	460GB/s	260GB/s
メモリー構成	36 / 48 / 64 / 96GB	12 / 18 / 24GB
ISP入力	最大16カメラ、4.5ギガピクセル/秒	最大14カメラ、2.6ギガピクセル/秒

M97は、都市部でのNOA（Navigation on Autopilot：ナビゲーションに連動した運転支援）、VLAやワールドモデル系の大規模モデル、コックピットと運転支援の統合認識といった、上位プラットフォームを想定する。対してM95は、コストを抑えつつ1段階のエンドツーエンド型運転支援を構築する主流市場向けという位置付けだ。721

両製品はAEC-Q100の車載部品要件に対応し、チップ内にASIL-Dのロックステップ・セーフティアイランドを備え、チップ全体ではASIL-Bの評価をうたう。2チップによる冗長構成もサポートする。47

M9を構成するNPU、ISP、CVAとは

M9には、AI推論用のNPU、カメラ映像処理用のISP、前処理やセンサー処理を担う**CVA（コンピュータービジョン・アクセラレーター）**という、Axera自社開発の3ブロックが統合されている。

NPU：演算性能だけでなく、モデル移植とデータ転送を重視

Axeraは、NPUについて車載機能安全を意識したマルチコア・マルチクラスター構成を採用したとしている。FP4、INT8、FP8、BF16をサポートし、CPUからNPUへのデータ転送ではハードウェアレベルのゼロコピーを実現してデータ移動を減らすという。また、同社のツールチェーンにより、アルゴリズムの適合作業を「数か月単位」から「数週間単位」へ短縮できると説明する。2122

これらは標準化された第三者ベンチマークの結果ではなく、メーカーによる製品説明だ。ただし、認識・経路計画モデルの大規模化が進む車載AIでは、TOPSというピーク値だけでなく、メモリー帯域、データ移動、ソフトウェア統合作業も実用性能を左右する。

ISP：同じカメラ映像を「AI認識用」と「表示用」に分ける

ISPは、1つのセンサー入力から2系統を処理する「同源デュアルパイプライン」方式を採る。機械視覚側のパイプラインはAI認識向け、人間が見る表示側は画質重視で、それぞれ最適化する設計である。M97についてAxeraは、ISP遅延が10ミリ秒未満、最大16カメラ入力、毎秒4.5ギガピクセルのスループットを掲げる。2122

CVA：画像前処理やLiDAR処理を専用回路へ切り出す

CVAは、画像前処理、コンピュータービジョン演算子、LiDAR（レーザー測距センサー）の点群処理、複数センサー間の時刻同期などを担う。こうした処理をCPUやNPUから切り離し、推論に使えるNPUリソースをより多く確保することが、Axeraの狙いだ。11

デュアルチップ構成と、性能訴求の読み方

AxeraはM9を、冗長性を持たせるデュアルチップ構成や、コックピット機能と運転支援機能を組み合わせる基板構成にも位置付けている。2基のM97では約1,440 TOPS、2基のM95では720 TOPSに達すると同社は説明する。11

また、社内テストに基づく数値として、M9システムのフレームレートは「業界水準」を1.5倍超、M95のエンドツーエンド性能は業界平均を2倍超、M97のVLA性能は1.5倍超と主張する。ISP経路の遅延についても約70％低いとしている。1819

もっとも、これらの比較はAxeraの内部測定に基づくものだ。利用可能な報道からは、同じモデル、センサー、ソフトウェアスタック、走行条件で比較した第三者のADASベンチマークは確認できない。TOPSやフレームレートの数値は、実装条件と評価方法を併せて見る必要がある。

「上位アルゴリズムは作らない」という供給方針

Axeraは、計算基盤の供給者に徹し、自動車メーカーやTier 1と競合し得る上位の運転支援アルゴリズム事業には参入しない方針を示している。顧客側がM9上で動かすアルゴリズムや運転支援スタックの主導権を維持する、という考え方である。8

同社は2026年8月までの世界累計インテリジェントドライビングチップ出荷数が160万個を超え、従来のM5ファミリーは量産車に搭載されているとも報告している。8

現在の段階は「評価・選定」：量産の確認は今後

M97は2026年2月にウェハー返却後の立ち上げに成功し、同年上期にエンジニアリングサンプルを出荷した。香港取引所への開示では、複数の大手自動車OEMが正式にソリューションの評価・選定を開始したとされる。M95は2026年7月に立ち上がった。5

これは開発と顧客評価における重要な進捗だが、M97が広範な量産車に搭載済みであることの裏付けではない。今後注目すべきなのは、採用車種・顧客の明示、量産スケジュール、そして実走行条件で比較可能な独立評価である。ピーク演算性能や社内試験のフレームレートだけでは、実際の製品競争力を判断しきれない。