AMDはHot Chips 2026で、単に「より高速なGPU」を発表したのではない。MI400世代を、ラック全体を単位とするAIインフラの基盤として位置づけた。中核となるMI455Xに、EPYCサーバーCPU、Pensandoネットワーク、広帯域ファブリック、ROCmソフトウェアを組み合わせ、ひとつのシステムとして設計する構想だ。 467

大規模AIでは、アクセラレーターの演算性能だけで勝負は決まらない。メモリー容量、データの移動、GPU間通信、ラック外とのネットワーク、そして既存ソフトウェアをどれだけ移植しやすいかが、実際の導入効果を左右するためだ。

MI455X――AI向けに設計されたチップレット型アクセラレーター

MI455Xは、第5世代CDNAファミリーに属するAMDのフラッグシップアクセラレーターだ。AMDによれば、TSMCのN2プロセスで製造される演算ダイ8基に、N3Pプロセスのファブリック、キャッシュ、I/Oダイを組み合わせ、CoWoS-Lの先進パッケージングで統合している。 27

仕様上は256基のワークグループプロセッサーを搭載し、Wave32をネイティブで実行する。また、超越関数の処理を低レイテンシー化するエンジンも導入した。これは、AIの学習、推論、ファインチューニングで使われる処理の効率向上を狙った設計変更だ。

MI455Xの特徴を語るうえで、メモリーは欠かせない。12スタックのHBM4により、アクセラレーター1基あたり432GBの容量と、AMDが示す23.3TB/sの帯域幅を実現する。 257 最大スループットはMXFP4で40.26ペタフロップス、MXFP6とMXFP8ではそれぞれ20.13ペタフロップスとされる。

ただし、これらは特定の数値形式における理論上のピーク性能だ。実際のアプリケーション性能や、独立したベンチマーク結果を直接意味するものではない。

Helios――「GPU」ではなく「ラック」を導入単位にする

Heliosの構想では、MI455Xは単体のGPUとしてではなく、ラックスケールシステムの一部として扱われる。計画されているOpen Rack Wideベースの構成では、1ラックに72基のMI455Xを接続する。AMDおよび関連報道によれば、システム全体で最大2.9エクサフロップスのFP4性能と、約31TBのHBM4をうたう。 1347

メモリー帯域幅の公表値については注意が必要だ。ServeTheHomeのHot Chips報道では、1基あたり23.3TB/sという新しい数字から計算した場合、72基合計で約1.7PB/sになると説明している。 7 一方、CES 2026時点の報道では、同じ72基構成のHeliosについて1.4PB/sという数字が示されていた。 4910

この差は、仕様の更新、測定方法の違い、あるいはシステム構成の説明方法の変更による可能性がある。追加の説明がない限り、両者を同じ条件のベンチマーク結果として単純比較すべきではない。

AMDはさらに、72基のGPU領域全体で260TB/sのスケールアップ帯域幅を掲げている。 47 目標は、各GPUを孤立したデバイスとして扱うのではなく、フロンティアモデルの学習や推論に使える、密接に接続された大規模なアクセラレーター群を構築することだ。

Heliosの計算トレイには何が搭載されるのか

Heliosのシステムアーキテクチャは、3種類のシリコンを協調設計する構成になっている。

• MI455X：AI演算とHBM4を担う主力アクセラレーター
• EPYC「Venice」ホストCPU：SP7プラットフォームを採用する9006シリーズのEPYCプロセッサー。Hot Chipsの報道では96コア構成とされる。 46
• Pensando Vulcano AI NIC：ラック外との通信やデータ移動を担うネットワークコンポーネント。 6

1つの計算トレイには、MI455Xモジュール4基、EPYCホストプロセッサー1基、そして最大3基のPensando Vulcano 800 AI NICを搭載できる。 46 AMDのUALoEファブリックがプラットフォーム内部のコンポーネントを接続し、ネットワーク層がラックとデータセンター内の他のシステムをつなぐ。

この分担は、AMDが掲げる「フルシステム」戦略を端的に示している。CPUはホスト処理やシステムのオーケストレーションを担い、GPUは高密度なAI演算を担当する。専用ネットワークシリコンはデータ移動を引き受け、GPUが通信処理まで単独で抱え込むことを避ける設計だ。

ROCm――CUDAに対抗するソフトウェアの柱

競争力のあるAIプラットフォームは、ハードウェアだけでは成立しない。AMDはMI400ファミリーとHeliosのソフトウェア基盤として、ROCmを前面に押し出している。同社はROCmを、ハイパースケールAI、HPC、研究、主権型AIの導入までをカバーするオープンなAMD製ソフトウェアスタックと説明する。 1

戦略上の狙いは、CUDAに依存したGPUソフトウェアスタックに対する選択肢を顧客に提供することだ。ただし、ROCmを用意しただけで互換性の問題が自動的に解決するわけではない。実際の普及には、フレームワーク対応、最適化カーネル、開発者ツール、ライブラリー、そして個々のワークロードにおける性能が必要になる。

それでも、AMDの位置づけは明確だ。ROCmを、ハードウェア選定後に検討する付属品ではなく、プラットフォーム選択そのものの一部にしたいと考えている。 17

GPUの外側にも広がるAMDのシステム戦略

Hot Chipsでのメッセージは、CPU、GPU、ネットワーク製品、アダプティブSoC、FPGAを含むAMDの幅広い製品戦略ともつながっている。同社はこれらを個別の製品カテゴリーとしてではなく、データセンターAI、フィジカルAI、エッジ処理、ミッションクリティカルなシステムを構成する部品として提示している。 11214

GPU以外の領域を示す例が、Versal Premium Gen 2 Memory-on-Packageファミリーだ。これらのデバイスは、最大32GBのLPDDR5Xをパッケージ内に統合し、最大288GB/sのメモリー帯域幅を提供する。AMDは、外付けメモリーを使う構成と比べて基板面積を最大60％削減できるとしている。 3237

さらに、CXL 3.1とPCIe 6.0のハードIP、PCIe Integrity and Data Encryption、インラインメモリー暗号化、ECCなどのセキュリティ機能も備える。Hot Chipsの報道では、PCIe Gen 7対応やポスト量子暗号を含むセキュリティロードマップについても説明されている。 373943

これらの製品がMI455Xを置き換えるわけではない。むしろ、AMDがインフラの異なる層をカバーしようとしていることを示すものだ。大規模AI向けの高密度アクセラレーター、汎用処理を担うCPU、特殊用途やエッジワークロード向けのプログラマブルロジックとアダプティブ処理、そしてデータの転送と保護を担うネットワーク・セキュリティシリコンを、ひとつの戦略の中に組み込もうとしている。

Hot Chips 2026発表の意味

今回の発表で最も重要なのは、個々の数値以上にアーキテクチャ上の主張だ。AMDは、AIインフラの実効的な単位が、単独のGPUから、相互接続されたラックへと移りつつあると訴えている。

MI455Xは演算密度とHBM4容量を提供する。Heliosはラックレベルのインターコネクト、ホストプロセッサー、ネットワーク機能を加える。ROCmは、AMDが複数の顧客環境でシステムを実用化するためのソフトウェア層として期待するものだ。さらにCPU、FPGA、アダプティブSoC、ネットワーク製品を含む広いポートフォリオによって、AMDは同じAIインフラ投資の複数の領域に参加できる体制を整えようとしている。

AMDは、MI455XとHeliosの量産展開を2026年後半に予定している。 315 ただし、実際のシステムが出荷され、独立したワークロードベンチマークが公開されるまでは、Heliosが現実のアプリケーションで競合システムを一貫して上回ると判断する根拠はない。

現時点で最も妥当な見方は、AMDが野心的なプラットフォーム仕様とロードマップを提示した、というものだ。MI455XやHeliosのピーク性能は注目に値するが、それが実運用でどの程度の価値を生むかは、ハードウェアの出荷、ソフトウェアの成熟、そして実際のAIワークロードでの検証を待つ必要がある。

AMDはHot Chips 2026で、単に「より高速なGPU」を発表したのではない。MI400世代を、ラック全体を単位とするAIインフラの基盤として位置づけた。中核となるMI455Xに、EPYCサーバーCPU、Pensandoネットワーク、広帯域ファブリック、ROCmソフトウェアを組み合わせ、ひとつのシステムとして設計する構想だ。 467

大規模AIでは、アクセラレーターの演算性能だけで勝負は決まらない。メモリー容量、データの移動、GPU間通信、ラック外とのネットワーク、そして既存ソフトウェアをどれだけ移植しやすいかが、実際の導入効果を左右するためだ。

MI455X――AI向けに設計されたチップレット型アクセラレーター

MI455Xは、第5世代CDNAファミリーに属するAMDのフラッグシップアクセラレーターだ。AMDによれば、TSMCのN2プロセスで製造される演算ダイ8基に、N3Pプロセスのファブリック、キャッシュ、I/Oダイを組み合わせ、CoWoS-Lの先進パッケージングで統合している。 27

仕様上は256基のワークグループプロセッサーを搭載し、Wave32をネイティブで実行する。また、超越関数の処理を低レイテンシー化するエンジンも導入した。これは、AIの学習、推論、ファインチューニングで使われる処理の効率向上を狙った設計変更だ。

MI455Xの特徴を語るうえで、メモリーは欠かせない。12スタックのHBM4により、アクセラレーター1基あたり432GBの容量と、AMDが示す23.3TB/sの帯域幅を実現する。 257 最大スループットはMXFP4で40.26ペタフロップス、MXFP6とMXFP8ではそれぞれ20.13ペタフロップスとされる。

ただし、これらは特定の数値形式における理論上のピーク性能だ。実際のアプリケーション性能や、独立したベンチマーク結果を直接意味するものではない。

Helios――「GPU」ではなく「ラック」を導入単位にする

Heliosの構想では、MI455Xは単体のGPUとしてではなく、ラックスケールシステムの一部として扱われる。計画されているOpen Rack Wideベースの構成では、1ラックに72基のMI455Xを接続する。AMDおよび関連報道によれば、システム全体で最大2.9エクサフロップスのFP4性能と、約31TBのHBM4をうたう。 1347

メモリー帯域幅の公表値については注意が必要だ。ServeTheHomeのHot Chips報道では、1基あたり23.3TB/sという新しい数字から計算した場合、72基合計で約1.7PB/sになると説明している。 7 一方、CES 2026時点の報道では、同じ72基構成のHeliosについて1.4PB/sという数字が示されていた。 4910

この差は、仕様の更新、測定方法の違い、あるいはシステム構成の説明方法の変更による可能性がある。追加の説明がない限り、両者を同じ条件のベンチマーク結果として単純比較すべきではない。

AMDはさらに、72基のGPU領域全体で260TB/sのスケールアップ帯域幅を掲げている。 47 目標は、各GPUを孤立したデバイスとして扱うのではなく、フロンティアモデルの学習や推論に使える、密接に接続された大規模なアクセラレーター群を構築することだ。

Heliosの計算トレイには何が搭載されるのか

Heliosのシステムアーキテクチャは、3種類のシリコンを協調設計する構成になっている。

• MI455X：AI演算とHBM4を担う主力アクセラレーター
• EPYC「Venice」ホストCPU：SP7プラットフォームを採用する9006シリーズのEPYCプロセッサー。Hot Chipsの報道では96コア構成とされる。 46
• Pensando Vulcano AI NIC：ラック外との通信やデータ移動を担うネットワークコンポーネント。 6

1つの計算トレイには、MI455Xモジュール4基、EPYCホストプロセッサー1基、そして最大3基のPensando Vulcano 800 AI NICを搭載できる。 46 AMDのUALoEファブリックがプラットフォーム内部のコンポーネントを接続し、ネットワーク層がラックとデータセンター内の他のシステムをつなぐ。

この分担は、AMDが掲げる「フルシステム」戦略を端的に示している。CPUはホスト処理やシステムのオーケストレーションを担い、GPUは高密度なAI演算を担当する。専用ネットワークシリコンはデータ移動を引き受け、GPUが通信処理まで単独で抱え込むことを避ける設計だ。

ROCm――CUDAに対抗するソフトウェアの柱

競争力のあるAIプラットフォームは、ハードウェアだけでは成立しない。AMDはMI400ファミリーとHeliosのソフトウェア基盤として、ROCmを前面に押し出している。同社はROCmを、ハイパースケールAI、HPC、研究、主権型AIの導入までをカバーするオープンなAMD製ソフトウェアスタックと説明する。 1

戦略上の狙いは、CUDAに依存したGPUソフトウェアスタックに対する選択肢を顧客に提供することだ。ただし、ROCmを用意しただけで互換性の問題が自動的に解決するわけではない。実際の普及には、フレームワーク対応、最適化カーネル、開発者ツール、ライブラリー、そして個々のワークロードにおける性能が必要になる。

それでも、AMDの位置づけは明確だ。ROCmを、ハードウェア選定後に検討する付属品ではなく、プラットフォーム選択そのものの一部にしたいと考えている。 17

GPUの外側にも広がるAMDのシステム戦略

Hot Chipsでのメッセージは、CPU、GPU、ネットワーク製品、アダプティブSoC、FPGAを含むAMDの幅広い製品戦略ともつながっている。同社はこれらを個別の製品カテゴリーとしてではなく、データセンターAI、フィジカルAI、エッジ処理、ミッションクリティカルなシステムを構成する部品として提示している。 11214

GPU以外の領域を示す例が、Versal Premium Gen 2 Memory-on-Packageファミリーだ。これらのデバイスは、最大32GBのLPDDR5Xをパッケージ内に統合し、最大288GB/sのメモリー帯域幅を提供する。AMDは、外付けメモリーを使う構成と比べて基板面積を最大60％削減できるとしている。 3237

さらに、CXL 3.1とPCIe 6.0のハードIP、PCIe Integrity and Data Encryption、インラインメモリー暗号化、ECCなどのセキュリティ機能も備える。Hot Chipsの報道では、PCIe Gen 7対応やポスト量子暗号を含むセキュリティロードマップについても説明されている。 373943

これらの製品がMI455Xを置き換えるわけではない。むしろ、AMDがインフラの異なる層をカバーしようとしていることを示すものだ。大規模AI向けの高密度アクセラレーター、汎用処理を担うCPU、特殊用途やエッジワークロード向けのプログラマブルロジックとアダプティブ処理、そしてデータの転送と保護を担うネットワーク・セキュリティシリコンを、ひとつの戦略の中に組み込もうとしている。

Hot Chips 2026発表の意味

今回の発表で最も重要なのは、個々の数値以上にアーキテクチャ上の主張だ。AMDは、AIインフラの実効的な単位が、単独のGPUから、相互接続されたラックへと移りつつあると訴えている。

MI455Xは演算密度とHBM4容量を提供する。Heliosはラックレベルのインターコネクト、ホストプロセッサー、ネットワーク機能を加える。ROCmは、AMDが複数の顧客環境でシステムを実用化するためのソフトウェア層として期待するものだ。さらにCPU、FPGA、アダプティブSoC、ネットワーク製品を含む広いポートフォリオによって、AMDは同じAIインフラ投資の複数の領域に参加できる体制を整えようとしている。

AMDは、MI455XとHeliosの量産展開を2026年後半に予定している。 315 ただし、実際のシステムが出荷され、独立したワークロードベンチマークが公開されるまでは、Heliosが現実のアプリケーションで競合システムを一貫して上回ると判断する根拠はない。

現時点で最も妥当な見方は、AMDが野心的なプラットフォーム仕様とロードマップを提示した、というものだ。MI455XやHeliosのピーク性能は注目に値するが、それが実運用でどの程度の価値を生むかは、ハードウェアの出荷、ソフトウェアの成熟、そして実際のAIワークロードでの検証を待つ必要がある。