Intel Foundryは2026年7月、ASMLのHigh NA EUV(EXE:5200B)を用いたIntel 18Aプロセス(Panther Lakeの一部)の量産出荷を世界で初めて開始 [2][4][15]。 サムスンは2026年のNGL会議で、High NA EUVの本格導入を2030年頃の1nm(A10)ノードからと正式表明。2nm/1.4nmでは従来の0.33NA EUVを継続する [17][21][28]。

Create a landscape editorial hero image for this Studio Global article: What are the recent announcements from Samsung and TSMC regarding their timelines for adopting ASML's high-NA EUV lithography in mass produc. Article summary: Here is a summary of the latest announcements, timelines, revenue implications, and the current production leader.. Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrati
世界3大ファウンドリー(Intel、サムスン、TSMC)は、ASMLが開発した次世代露光装置「High-NA EUV(0.55NA)」の量産導入において、全く異なる戦略を取っている。Intelは同技術を使ったロジック半導体の量産出荷を開始した唯一の企業であるのに対し、サムスンとTSMCはそれぞれ2030年、2029年以降に導入を延期しており、コストと歩留まりを優先する姿勢が鮮明となった。
Intel Foundryは、2026年7月にASMLのEXE:5200Bシステムを使って、Intel 18Aプロセスの一部レイヤーにおいてHigh-NA EUVの量産(HVM)を開始した 。量産対象は、コードネーム「Panther Lake」ことCore Ultra Series 3プロセッサの一部で、ASMLによれば、これらのレイヤーの歩留まりは従来の0.33NAプラットフォームと同等の水準に達している
。これによりIntelは、High-NA EUVでパターニングされたロジック半導体を量産出荷した世界初のチップメーカーとなり、TSMCやサムスンを数年リードする形となった
。
Intelは、次世代ノードである14AでもHigh-NA EUVを採用する見込みである 。
サムスンの導入計画は大きく後退した。2026年のNGL(次世代リングラフィ)会議において、サムスン電子の技術VPであるChangMin Park氏は、High-NA EUVを主力製造技術として採用するのは2030年頃の1nm(A10)ノードからになると表明した 。同社は2nmや1.4nmノードでの導入を期待していたものの、更なる技術的改善が必要と判断したという
。
ただし、慎重な量産計画とは裏腹に、サムスンはすでにHigh-NA EUV装置を2台導入している。1台目は2025年に華城(ファソン)キャンパスに、2台目は2026年上半期に設置済みで、総投資額は1兆ウォンを超えるとされる 。しかし同社はコスト抑制のため、量産への本格投入は見送っている
。
2025年初頭には、サムスンが2nmノードでExynos 2600やテスラ向けAIチップにHigh-NAを導入する可能性が報じられていたが、現在の経営陣の発言はその期待を否定するものとなっている 。
TSMCは3社の中で最も慎重な姿勢を取っている。C.C. Wei CEOは2026年第2四半期の決算説明会で、「N2(2nm)からA16、A14に至るまでHigh-NAは不要」と明言。導入時期は「技術的な成熟度」「顧客のコスト感応度」「装置の完成度」の3要素に依存すると述べている 。
TSMCはすでに研究開発用のEXE:5000システムを受領し、2025年にはHigh-NAスキャナー向けのリソグラフィプロセス開発を開始しているが、実生産への投入は急がない方針だ 。
ASMLの全体的な収益見通しは依然として堅調だ。同社の2025年の総純売上高は327億ユーロ、2025年第4四半期は過去最高の97億ユーロを記録し、期末の受注残は388億ユーロに達した 。2026年には60台以上のLow-NA EUVの出荷を目標としており、これは2025年比で約25%増となる。また、AIチップ需要の急増に対応するため、今後2年間は全体の生産能力を年間30%ずつ増強する計画だ
。
High-NA EUVの量産発注がTSMCとサムスンによって2020年代後半から2030年に先送りされたことは、High-NAの立ち上がりが当初の市場予想よりも緩やかなものになることを意味する。アナリストは、特にTSMCの先送りはASMLの高価格帯セグメントの見通しに「重しとなる」と指摘する 。顧客にとって1台あたりの購入延期は約3億5000万ユーロ~4億ユーロの資金負担を軽減するが、ASMLにとっては数十億ユーロ規模と期待されたHigh-NA関連収益の実現が遅れることを意味する
。
ASMLは、High-NAの立ち上がりが緩やかであることを見越し、次世代機EXE:5200B(2025年第2四半期に初出荷)に注力するとともに、当面はIntelと、DRAM向けで先行するSK hynixを主要顧客として位置づけている 。なお、同社は2026年初頭までの間にHigh-NAシステムを合計8台出荷したことを2025年第4四半期の記者会見で明らかにしている
。
| 企業 | 量産導入ノード | 目標年 | 状況 |
|---|---|---|---|
| Intel | Intel 18A(一部レイヤー);14Aでも計画 | 2026年(18A) | Panther Lakeを量産出荷中 |
| サムスン | 1nm(A10) | 約2030年 | 装置2台を導入済みだが、量産は保留中 |
| TSMC | A13/A12以降 | 2029年以降 | プロセス開発は継続中だが、量産スケジュールは未確定 |
IntelのHigh-NA EUVにおける先行は、単なるアナウンスではなく、実際の量産出荷という具体的な成果を伴うものであり、同社は現時点でこの技術を高歩留まりで量産している唯一のロジック半導体メーカーである。一方、サムスンとTSMCは、「市場への先駆者」であることよりも「コスト」と「歩留まり」を優先し、様子見の姿勢を崩していない。ASMLにとって、High-NAの量産立ち上がりは急成長ではなく緩やかなカーブを描くことになるが、AIチップ製造を支える成熟したLow-NA EUVやDUV装置への旺盛な需要を背景に、同社のビジネス全体は引き続き堅調に推移する見込みだ。
Studio Global AI
Use this topic as a starting point for a fresh source-backed answer, then compare citations before you share it.
Intel Foundryは2026年7月、ASMLのHigh NA EUV(EXE:5200B)を用いたIntel 18Aプロセス(Panther Lakeの一部)の量産出荷を世界で初めて開始 [2][4][15]。
Intel Foundryは2026年7月、ASMLのHigh NA EUV(EXE:5200B)を用いたIntel 18Aプロセス(Panther Lakeの一部)の量産出荷を世界で初めて開始 [2][4][15]。 サムスンは2026年のNGL会議で、High NA EUVの本格導入を2030年頃の1nm(A10)ノードからと正式表明。2nm/1.4nmでは従来の0.33NA EUVを継続する [17][21][28]。
TSMCのC.C. Wei CEOは、N2〜A14ノードではHigh NAは不要と明言。A13/A12(2029年)でも導入せず、コストと顧客の歩留まり重視の姿勢を崩さない [4][7][20][36]。