サムスン、業界初の12層HBM4Eサンプル出荷開始 ～AIメモリ覇権争いで加速～

2026年5月29日、サムスン電子は世界初となる12層HBM4E（High Bandwidth Memory 4E）メモリのサンプル出荷を主要グローバル顧客向けに開始したと発表した。この出荷は、当初計画されていた2026年下半期から1～2カ月の前倒しであり、NvidiaをはじめとするAIアクセラレータ向けの次世代メモリ供給を巡るSKハイニックスとの競争が一層激化していることを示している。

この第7世代HBMチップは、サムスンが2026年2月に業界で初めて量産・出荷を開始したHBM4の直接的な後継製品にあたる。わずか約3カ月でHBM4の商用化からHBM4Eのサンプル出荷へと移行したこのスピードは、大規模化するAIモデルを支えるために求められる猛烈な開発競争を如実に物語っている。

HBM4Eの性能諸元

12層HBM4Eは、前世代から大幅な性能向上を遂げている。サムスンによると、安定したピンあたりデータレートは14Gbpsで、ピーク時のデータ処理要求に応えるため最大16Gbpsまでスケーラブルな性能を有する。これはサムスン製HBM4から20%以上の速度向上に相当する。

メモリ帯域幅は、今回の12層構成でスタックあたり最大3.6TB/sに達し、ピーク設計では4.0TB/sを目標としている。チップの容量は、サムスンの最新鋭1cプロセス技術で製造された24Gb DRAMダイと、同社の4nmファウンドリ製ロジックベースダイを組み合わせることで、スタックあたり36GBを達成している。速度と帯域幅の向上に加え、サムスンは前世代比での消費電力効率と熱性能の改善も報告している。

サムスンが2026年3月のNvidia GTC 2026でHBM4Eを初公開した際には、ピンあたり16Gbps、帯域幅4.0TB/sというスペックに加え、16層以上のスタックを可能にする次世代ハイブリッド銅接合（HCB）技術も披露された。

HBM4E 対 HBM4：世代間比較

サムスンのHBM4とHBM4Eの差は明確だ。HBM4は、JEDEC業界標準の8Gbpsを約46%上回る11.7Gbps（最大13Gbpsまでスケーラブル）のピンあたり速度を達成していた。帯域幅はスタックあたり最大3.3TB/sに達し、HBM3Eの約2.7倍に相当する。HBM4Eはこれらの限界をさらに押し広げ、14～16Gbpsの速度と最低3.6TB/sという増強された帯域幅を提供する。

加速する開発スケジュール

サムスンの当初の公式ロードマップでは、HBM4Eのサンプル出荷は2026年下半期とされていた。2026年4月には、サムスンが社内開発を加速し、5月に最初のHBM4Eサンプルを製造、内部検証を急ぎ顧客に提供する計画であるとの業界報道が出ていた。5月29日の公式発表はこの加速を裏付けるもので、完成したサンプルは当初計画より約1～2カ月早く顧客の手に渡ったことになる。

2026年1月の決算説明会では、標準HBM4E製品のサンプルを年央に提供し、カスタムHBM派生品は下半期に続くとの見通しが示されていた。今回の5月の出荷は、その積極的なガイダンスさえも上回るペースである。

多様なHBM4Eポートフォリオ

サムスンはHBM4Eを単一構成にとどめず、8層、12層、16層の各スタックを展開し、さまざまなAIワークロードと顧客の価格帯に対応する計画を明らかにしている。

16層HBM4E： 最大48GBの容量を目標とする16層バリアントの開発が進行中だ。実現の鍵を握るのがハイブリッド銅接合（HCB）技術であり、層間の従来のマイクロバンプを排除した銅と銅の直接接合により、熱抵抗を低減しながら信頼性の高い16層積層を可能にすると期待されている。GTC 2026でサムスンは、HCBが熱圧着ボンディングと比較して熱抵抗を20%以上低減すると主張した。

8層HBM4E： 8層構成も製品計画に含まれているが、こちらの具体的なスケジュールは未公表だ。HBM4Eファミリーの中で、より低容量かつコスト最適化されたエントリーポイントとしての役割を担う。

競合状況：サムスン vs SKハイニックス

今回のHBM4E出荷は、AIメモリサプライチェーンの覇権を争うサムスンとSKハイニックスによる、数年にわたるハイステークスな戦いの最新局面だ。世界のHBM供給の約9割を、この韓国企業2社が占めている。

HBM4での先行

サムスンは2026年2月にHBM4の量産・商業出荷を開始し、第6世代HBM市場で先行者の地位を固めた。この出荷はNvidiaの次世代AIプラットフォーム「Vera Rubin」向けに行われた。サムスンはHBM4に当時最先端の1c DRAMプロセスを採用することで攻勢に出たが、競合のSKハイニックスとMicronはより成熟した1b DRAMノードを選択した。さらにサムスンは、HBM4のロジックダイを自社ファウンドリで内製したが、これはTSMCに依存するSKハイニックスにはない構造的優位性である。

歩留まりの課題は依然として重く

しかし、サムスンが1c DRAMを早期に推し進めたことには代償も伴った。2026年4月時点で、HBM4向けDRAMの製造歩留まりは60%を下回ると推定されており、サムスンは2026年下半期に歩留まりをほぼ完成域まで引き上げることを目指すものの、低歩留まりが供給量全体を制約している。加えて、最終的なHBM組立工程でさらに歩留まりが低下する可能性もあり、課題を複雑化させている。対照的にSKハイニックスは、成熟したMR-MUFパッケージング技術と実績のある1bプロセスを用いたHBM3E製品で、より高い歩留まりを享受してきた。

HBM4Eは戦略的な飛躍

2026年5月の12層HBM4Eサンプル出荷により、サムスンはどの競合も同様のサンプルを発表していない段階で、次々世代セグメントにおける早期のリードを確立した。5月下旬時点で、SKハイニックスは独自のHBM4Eサンプル出荷を発表していない。Googleが将来のTPU向けにHBM4をスキップしてHBM4Eに直行する計画と伝えられたことも、韓国両社にロードマップの加速を迫る圧力となった可能性が高い。市場動向は流動的であり、SKハイニックスはHBM3Eでの歩留まりと量産優位性を保持し、Nvidiaからの初期HBM4受注の60～70%を確保したとも報じられているが、業界全体の歩留まり制約の中でNvidiaがHBM4の供給仕様を緩和した可能性も指摘されている。

岐路に立つ技術戦略

製品発表の背後では、サムスンとSKハイニックスは根本的に異なる技術賭けに出ている。サムスンは16層HBM4や将来のHBM4Eスタック向けに、より薄い層と優れた熱性能を実現するハイブリッド銅接合（HCB）へと積極的に舵を切っているが、一方で新たな製造複雑性ももたらす。SKハイニックスは、既に12層スタックで歩留まり安定性の実績を持つ高度なMR-MUFプロセスの改良を続けている。どちらの企業がより高い層数の積層をコスト効率よく量産化できるかが、AIメモリ市場における長期的な勝者を決める可能性が高い。