今回の発表は、単なるスケジュールの進捗報告ではない。巨額の投資を背景に、TSMCに対抗しうる「Intel Foundry」として外部顧客を獲得できるかどうか――その正念場となるプロセスで、実行力を示した瞬間だった。

18A-Pがチップ設計者に提示する、シンプルな二つの選択肢

学会で発表された技術論文によると、18A-Pは、既に量産中の「Intel 18A」と比較して、チップ設計者に分かりやすい選択肢を提供する 。0.75V動作時に、同じ消費電力で性能を9％向上させるか、同じ性能で消費電力を18％削減するかを選べるようになるのだ 。

この改善は、単にトランジスタを微細化しただけの「シュリンク」ではない。以下のようないくつかの技術的進歩によって達成された。

• 新トランジスタとバラつき制御: 新たに複数のしきい値電圧（VT）オプションを追加し、ウェハー面内での特性のバラつきを抑制。高密度・高性能という異なるニーズに応える、低電力・高性能両方のデバイスライブラリも新設された 。
• 「Power Boost」技術: 今回導入された新しいトランジスタオプションで、低抵抗かつデュアルコンタクトの構造を採用。静電容量を増やさずに駆動電流と動作周波数の向上を狙うもので、単純化すると「無駄な電力消費を増やさずに、より速く動作させる」ことを可能にする技術だ 。

高速化と低電力化だけじゃない、「冷やしやすさ」の劇的な改善

AIやデータセンター向けの高性能チップで近年とくに深刻化しているのが、発熱の問題だ。18A-Pは、Intelが18Aで初めて商用化した裏面電源供給技術「PowerVia」をさらに進化させている 。

具体的には、材料と設計の両面から改良を加えることで、熱抵抗を従来比で20～40%低減した 。これはチップの内部で熱がこもりにくくなったことを意味し、結果として冷却システムへの負荷が大幅に軽減される。また、配線内を電気信号が通る「ビア」部分の抵抗も10～30%改善されており、電気的なロスも抑えられている 。

動作が速く、省電力で、しかも冷やしやすい。この三拍子は、大規模なAIワークロードを処理するデータセンター事業者にとって、とくに魅力的に映るはずだ。

「設計やり直し不要」が顧客を動かす、最大の決め手に

しかし、Foundry事業への参入を目指すIntelにとって、技術性能以上に強力な武器となるのが、18A-Pの設計互換性かもしれない。

Intelは、18A-Pが基盤となる18Aと完全に設計ルール（デザインルール）互換であることを明言した 。これは極めて戦略的な一手だ。既に18A向けにチップ設計を進めている顧客は、その設計資産（IP）や開発フローを一からやり直すことなく、再コンパイルするだけで18A-Pの恩恵を受けられる 。

AppleがiPhoneのSoC開発で行っているように、最先端のチップ設計には数百億円単位の莫大な費用と時間がかかる。「新しいプロセスを使いたいがために、完成間近の設計を破棄する」というリスクを負う必要がない、という点は、開発現場にとってこれ以上ない安心材料となるだろう。

Appleをめぐる期待と憶測：2027年「低価格Mシリーズ」から？

この「予定通りの実行力」と「設計の敷居の低さ」は、市場が最も注目するシナリオを現実味のあるものにしている。AppleによるIntel Foundryの利用開始だ。

複数のアナリストや報道が、AppleがエントリーレベルのMシリーズチップ向けに、Intelの18Aプロセスを本格的に評価していると伝えている。著名なアナリストMing-Chi Kuo氏は、Appleが秘密保持契約（NDA）を結び、18A-Pのプロセス設計キット（PDK）バージョン0.9.1を入手、社内シミュレーションの結果、最終版1.0のリリースを待つに値すると判断した、と報告した 。

さらに、KeyBancのアナリストであるJohn Vinh氏は、調査レポートの中で「我々の調査によれば、Intel FoundryはMacBookやiPad向けのローエンドMシリーズプロセッサに関して、18AプロセスでAppleを顧客として獲得した」と言及。2027年の生産開始を見込んでいる 。18A-Pの設計互換性が、この流れを後押しする可能性は高い。Appleは、まず安定した18Aで設計リスクを抑えつつ製品を立ち上げ、18A-Pの量産準備が整い次第、シームレスに高歩留まり・高性能のプロセスへ移行する、という現実的な戦略を取れるからだ 。

Apple以外にも、Googleが次世代AIアクセラレータ「TPU v8e」向けに、Intelの先進パッケージング技術を検討しているとの報道もあり、Intelの製造エコシステム全体への関心の高まりがうかがえる 。

先に見据える「2nmのその先」：CFETへの挑戦

Intelは今回のVLSIシンポジウムで、18A-Pがゴールではないことも明確に示した。招待講演に立ったIntelフェローのEric Karl氏は、RibbonFET（GAA）トランジスタとPowerViaという、Intelが18Aで導入した二つの技術を組み合わせることで、将来の論理ノードにおいて、チップ配線の占有面積を11%削減し、電圧降下を10分の1に低減することで最大6%の動作周波数向上が可能になる、という具体的なデータを提示した 。

さらにその先を見据え、**CFET（相補型FET）**と呼ばれる次世代トランジスタ構造の研究成果も発表された。これは、N型とP型のトランジスタを垂直に積み重ねることで、チップの密度を飛躍的に高める技術だ。発表されたプロトタイプは、45nmのゲートピッチ、PowerVia、裏面コンタクトといった、ポスト2nm時代を見据えた要素技術が盛り込まれている 。

Intel Foundryにとって、18A-Pの計画通りのリスク生産開始は、「高度な技術ロードマップを実行に移せる能力」を証明する、これまでで最も具体的な証拠だ。

「より良いチップを、より低リスクで」。このシンプルなメッセージを、アップルやグーグルといった巨大顧客との正式な契約に結びつけられるかどうか。その答えが明らかになる、これからの12ヶ月は、Intelの未来にとって最も重要な期間となる。

今回の発表は、単なるスケジュールの進捗報告ではない。巨額の投資を背景に、TSMCに対抗しうる「Intel Foundry」として外部顧客を獲得できるかどうか――その正念場となるプロセスで、実行力を示した瞬間だった。

18A-Pがチップ設計者に提示する、シンプルな二つの選択肢

学会で発表された技術論文によると、18A-Pは、既に量産中の「Intel 18A」と比較して、チップ設計者に分かりやすい選択肢を提供する 。0.75V動作時に、同じ消費電力で性能を9％向上させるか、同じ性能で消費電力を18％削減するかを選べるようになるのだ 。

この改善は、単にトランジスタを微細化しただけの「シュリンク」ではない。以下のようないくつかの技術的進歩によって達成された。

• 新トランジスタとバラつき制御: 新たに複数のしきい値電圧（VT）オプションを追加し、ウェハー面内での特性のバラつきを抑制。高密度・高性能という異なるニーズに応える、低電力・高性能両方のデバイスライブラリも新設された 。
• 「Power Boost」技術: 今回導入された新しいトランジスタオプションで、低抵抗かつデュアルコンタクトの構造を採用。静電容量を増やさずに駆動電流と動作周波数の向上を狙うもので、単純化すると「無駄な電力消費を増やさずに、より速く動作させる」ことを可能にする技術だ 。

高速化と低電力化だけじゃない、「冷やしやすさ」の劇的な改善

AIやデータセンター向けの高性能チップで近年とくに深刻化しているのが、発熱の問題だ。18A-Pは、Intelが18Aで初めて商用化した裏面電源供給技術「PowerVia」をさらに進化させている 。

具体的には、材料と設計の両面から改良を加えることで、熱抵抗を従来比で20～40%低減した 。これはチップの内部で熱がこもりにくくなったことを意味し、結果として冷却システムへの負荷が大幅に軽減される。また、配線内を電気信号が通る「ビア」部分の抵抗も10～30%改善されており、電気的なロスも抑えられている 。

動作が速く、省電力で、しかも冷やしやすい。この三拍子は、大規模なAIワークロードを処理するデータセンター事業者にとって、とくに魅力的に映るはずだ。

「設計やり直し不要」が顧客を動かす、最大の決め手に

しかし、Foundry事業への参入を目指すIntelにとって、技術性能以上に強力な武器となるのが、18A-Pの設計互換性かもしれない。

Intelは、18A-Pが基盤となる18Aと完全に設計ルール（デザインルール）互換であることを明言した 。これは極めて戦略的な一手だ。既に18A向けにチップ設計を進めている顧客は、その設計資産（IP）や開発フローを一からやり直すことなく、再コンパイルするだけで18A-Pの恩恵を受けられる 。

AppleがiPhoneのSoC開発で行っているように、最先端のチップ設計には数百億円単位の莫大な費用と時間がかかる。「新しいプロセスを使いたいがために、完成間近の設計を破棄する」というリスクを負う必要がない、という点は、開発現場にとってこれ以上ない安心材料となるだろう。

Appleをめぐる期待と憶測：2027年「低価格Mシリーズ」から？

この「予定通りの実行力」と「設計の敷居の低さ」は、市場が最も注目するシナリオを現実味のあるものにしている。AppleによるIntel Foundryの利用開始だ。

複数のアナリストや報道が、AppleがエントリーレベルのMシリーズチップ向けに、Intelの18Aプロセスを本格的に評価していると伝えている。著名なアナリストMing-Chi Kuo氏は、Appleが秘密保持契約（NDA）を結び、18A-Pのプロセス設計キット（PDK）バージョン0.9.1を入手、社内シミュレーションの結果、最終版1.0のリリースを待つに値すると判断した、と報告した 。

さらに、KeyBancのアナリストであるJohn Vinh氏は、調査レポートの中で「我々の調査によれば、Intel FoundryはMacBookやiPad向けのローエンドMシリーズプロセッサに関して、18AプロセスでAppleを顧客として獲得した」と言及。2027年の生産開始を見込んでいる 。18A-Pの設計互換性が、この流れを後押しする可能性は高い。Appleは、まず安定した18Aで設計リスクを抑えつつ製品を立ち上げ、18A-Pの量産準備が整い次第、シームレスに高歩留まり・高性能のプロセスへ移行する、という現実的な戦略を取れるからだ 。

Apple以外にも、Googleが次世代AIアクセラレータ「TPU v8e」向けに、Intelの先進パッケージング技術を検討しているとの報道もあり、Intelの製造エコシステム全体への関心の高まりがうかがえる 。

先に見据える「2nmのその先」：CFETへの挑戦

Intelは今回のVLSIシンポジウムで、18A-Pがゴールではないことも明確に示した。招待講演に立ったIntelフェローのEric Karl氏は、RibbonFET（GAA）トランジスタとPowerViaという、Intelが18Aで導入した二つの技術を組み合わせることで、将来の論理ノードにおいて、チップ配線の占有面積を11%削減し、電圧降下を10分の1に低減することで最大6%の動作周波数向上が可能になる、という具体的なデータを提示した 。

さらにその先を見据え、**CFET（相補型FET）**と呼ばれる次世代トランジスタ構造の研究成果も発表された。これは、N型とP型のトランジスタを垂直に積み重ねることで、チップの密度を飛躍的に高める技術だ。発表されたプロトタイプは、45nmのゲートピッチ、PowerVia、裏面コンタクトといった、ポスト2nm時代を見据えた要素技術が盛り込まれている 。

Intel Foundryにとって、18A-Pの計画通りのリスク生産開始は、「高度な技術ロードマップを実行に移せる能力」を証明する、これまでで最も具体的な証拠だ。

「より良いチップを、より低リスクで」。このシンプルなメッセージを、アップルやグーグルといった巨大顧客との正式な契約に結びつけられるかどうか。その答えが明らかになる、これからの12ヶ月は、Intelの未来にとって最も重要な期間となる。