報じられたGoogle-AMDのTPU v10協業の詳細

SemiAnalysisのレポート（Tom's Hardwareなどが引用）によれば、GoogleはAMDのCPUコアを自社の専用アクセラレーター技術と同じパッケージ上に統合した、ハイブリッドAI ASICを模索している 。アナリストらは、GoogleがAMDの持つ先進パッケージング・3D集積技術（SoIC）と、CPUコア設計に注目していると分析する 。

ただし、文脈を正確に理解する必要がある。

GoogleのTPU設計において長年のパートナーはBroadcomだ。両社は2026年3月、v8からv11までの4世代にわたる5年間の協力契約を公開しており、Broadcomの立場は依然として強固である 。また、現行世代のIronwood（TPU v7x）ではMediaTekがI/Oと製造調整を担当している 。AMDの関与は、あくまでv10世代における特定のプロジェクトである可能性が高く、Broadcomを完全に置き換えるものではない。ただし、BroadcomのIronwood向けCoWoS（ウェハー上チップ実装）生産量が約3万2000枚下方修正されたとの情報もある 。

さらに別の動きとして、Googleはコードネーム「Ice Fish」と呼ばれるTPU v10の一部部品について、TSMC依存からの脱却を図り、サムスン電子のファウンドリでの生産を検討しているとの報道もある 。また、Marvellとも他のカスタムAIチップ開発について最終協議中と報じられている 。

最大の注意点： この情報はGoogleやAMDが公式に確認したものではない。SemiAnalysisの報告はあくまで市場の噂であり、AMDが関与するのは特定のSKU（製品バリエーション）や実験的なパス、あるいは調達リスクを分散するためのヘッジである可能性も残されている 。

なぜハイブリッドチップがエージェンティックAIと強化学習に不可欠なのか

純粋な行列演算ASICから、CPUコアを統合したハイブリッドチップへの移行は、AIワークロードの性質の変化——特に強化学習（RL） とエージェンティックAI——に対する直接的なアーキテクチャ上の応答である。

エージェンティックAIはGPUではなくCPUがボトルネックに

従来のバッチ推論はほぼ完全にGPUバウンド（主な処理がGPUに集中）である。プロンプトを入れればGPUが順伝搬（フォワードパス）を行い、トークンが戻ってくる 。しかしエージェンティックAIのワークロードは根本的に異なる。オーケストレーション（全体調整）、計画立案、ツール呼び出し、サンドボックス実行、環境とのインタラクション——これらはすべてCPU上で動作する 。

ある学術研究は、ツール呼び出し主体のエージェンティックAIワークロードにおいて、CPU側のツール処理がエンドツーエンドレイテンシの最大88% を占めるボトルネックになっていると報告している 。別の分析（Akash Borate氏）は、その数値を90.6%とさらに高く見積もっている 。

CPU：GPU比率が劇的に変化している

AIトレーニングクラスタでは、CPU対GPUの比率はおおよそ1:7か1:8だった 。ワークロードが推論に移行すると、その比率は1:3や1:4に下がる 。そしてエージェンティックAIの導入が進むにつれ、状況はさらに劇的に変化する。Intelは2026年第1四半期の決算説明会で、一部の顧客がすでにGPU1基あたり4基のCPUを稼働させている事例を明らかにした。つまり、一部のクラスタではCPU:GPU比率が1:1にまで接近しているのだ 。

モルガン・スタンレーは、このシフトによって2030年までに325億～600億ドルもの追加的なCPU市場が生まれると試算している 。AMD自身も、エージェンティックAIは単一のGPU中心の推論ワークロードではなく、高いコア密度とスレッド数を必要とするCPUがオーケストレーションやサンドボックス実行を担う、ヘテロジニアス（異種混在）なエンドツーエンドワークフローであると主張している 。

強化学習は「密結合なサンドボックスループ」を要求する

エージェントモデルのトレーニング、特に強化学習では、サンドボックスでの実行、環境シミュレーション、報酬の計算、ポリシーの更新というサイクルが何度も繰り返される。このループには大量のCPU側のオーケストレーション（調整・制御）処理が含まれており、純粋な行列演算アクセラレーターには効率的にマッピングできない。

NvidiaのVera（88コアのOlympus設計）やIntelのXeon 6+は、まさにこの「タイトな強化学習サンドボックスループ」パターンに最適化されている 。ハードウェア業界全体が一つの確信に向かって収束しつつある——未来のAIアクセラレーターは、純粋な行列演算エンジンではありえない。

GoogleのハイブリッドTPU v10が示す先行指標

AMDのCPUコアをTPUパッケージに直接統合することで、GoogleはこれらのCPU負荷の高いエージェントループにおけるPCIe（チップ間接続）のボトルネックを排除し、レイテンシを削減し、「ツール呼び出し → 環境ステップ → ポリシー更新」というサイクル全体を、単一の密結合されたダイ上で処理できるようになる。これは、将来のAIシステムが、ワークロードのフェーズに応じて計算タイプを組み合わせるヘテロジニアスなシステムオンパッケージ設計になるという洞察を、文字通りハードウェアで具現化したものと言える。

広範な影響

まとめ

GoogleがTPU v10にCPUコアを内蔵するという噂は、単なるインクリメンタルな改良ではない。2028年のAIアクセラレーターは、2024年のそれとはまったく異なる姿になるという認識の表れだ。エージェンティックAIと強化学習はコンピュートアーキテクチャのルールを書き換えつつあり、1秒間に1000回もツール呼び出しループを処理するチップは、1回の巨大な行列積を計算するチップとは根本的に異なる方法で設計されなければならない。

もしSemiAnalysisの噂が正しければ、GoogleとAMDはまさに今、そのチップを構築している最中なのかもしれない。

報じられたGoogle-AMDのTPU v10協業の詳細

SemiAnalysisのレポート（Tom's Hardwareなどが引用）によれば、GoogleはAMDのCPUコアを自社の専用アクセラレーター技術と同じパッケージ上に統合した、ハイブリッドAI ASICを模索している 。アナリストらは、GoogleがAMDの持つ先進パッケージング・3D集積技術（SoIC）と、CPUコア設計に注目していると分析する 。

ただし、文脈を正確に理解する必要がある。

GoogleのTPU設計において長年のパートナーはBroadcomだ。両社は2026年3月、v8からv11までの4世代にわたる5年間の協力契約を公開しており、Broadcomの立場は依然として強固である 。また、現行世代のIronwood（TPU v7x）ではMediaTekがI/Oと製造調整を担当している 。AMDの関与は、あくまでv10世代における特定のプロジェクトである可能性が高く、Broadcomを完全に置き換えるものではない。ただし、BroadcomのIronwood向けCoWoS（ウェハー上チップ実装）生産量が約3万2000枚下方修正されたとの情報もある 。

さらに別の動きとして、Googleはコードネーム「Ice Fish」と呼ばれるTPU v10の一部部品について、TSMC依存からの脱却を図り、サムスン電子のファウンドリでの生産を検討しているとの報道もある 。また、Marvellとも他のカスタムAIチップ開発について最終協議中と報じられている 。

最大の注意点： この情報はGoogleやAMDが公式に確認したものではない。SemiAnalysisの報告はあくまで市場の噂であり、AMDが関与するのは特定のSKU（製品バリエーション）や実験的なパス、あるいは調達リスクを分散するためのヘッジである可能性も残されている 。

なぜハイブリッドチップがエージェンティックAIと強化学習に不可欠なのか

純粋な行列演算ASICから、CPUコアを統合したハイブリッドチップへの移行は、AIワークロードの性質の変化——特に強化学習（RL） とエージェンティックAI——に対する直接的なアーキテクチャ上の応答である。

エージェンティックAIはGPUではなくCPUがボトルネックに

従来のバッチ推論はほぼ完全にGPUバウンド（主な処理がGPUに集中）である。プロンプトを入れればGPUが順伝搬（フォワードパス）を行い、トークンが戻ってくる 。しかしエージェンティックAIのワークロードは根本的に異なる。オーケストレーション（全体調整）、計画立案、ツール呼び出し、サンドボックス実行、環境とのインタラクション——これらはすべてCPU上で動作する 。

ある学術研究は、ツール呼び出し主体のエージェンティックAIワークロードにおいて、CPU側のツール処理がエンドツーエンドレイテンシの最大88% を占めるボトルネックになっていると報告している 。別の分析（Akash Borate氏）は、その数値を90.6%とさらに高く見積もっている 。

CPU：GPU比率が劇的に変化している

AIトレーニングクラスタでは、CPU対GPUの比率はおおよそ1:7か1:8だった 。ワークロードが推論に移行すると、その比率は1:3や1:4に下がる 。そしてエージェンティックAIの導入が進むにつれ、状況はさらに劇的に変化する。Intelは2026年第1四半期の決算説明会で、一部の顧客がすでにGPU1基あたり4基のCPUを稼働させている事例を明らかにした。つまり、一部のクラスタではCPU:GPU比率が1:1にまで接近しているのだ 。

モルガン・スタンレーは、このシフトによって2030年までに325億～600億ドルもの追加的なCPU市場が生まれると試算している 。AMD自身も、エージェンティックAIは単一のGPU中心の推論ワークロードではなく、高いコア密度とスレッド数を必要とするCPUがオーケストレーションやサンドボックス実行を担う、ヘテロジニアス（異種混在）なエンドツーエンドワークフローであると主張している 。

強化学習は「密結合なサンドボックスループ」を要求する

エージェントモデルのトレーニング、特に強化学習では、サンドボックスでの実行、環境シミュレーション、報酬の計算、ポリシーの更新というサイクルが何度も繰り返される。このループには大量のCPU側のオーケストレーション（調整・制御）処理が含まれており、純粋な行列演算アクセラレーターには効率的にマッピングできない。

NvidiaのVera（88コアのOlympus設計）やIntelのXeon 6+は、まさにこの「タイトな強化学習サンドボックスループ」パターンに最適化されている 。ハードウェア業界全体が一つの確信に向かって収束しつつある——未来のAIアクセラレーターは、純粋な行列演算エンジンではありえない。

GoogleのハイブリッドTPU v10が示す先行指標

AMDのCPUコアをTPUパッケージに直接統合することで、GoogleはこれらのCPU負荷の高いエージェントループにおけるPCIe（チップ間接続）のボトルネックを排除し、レイテンシを削減し、「ツール呼び出し → 環境ステップ → ポリシー更新」というサイクル全体を、単一の密結合されたダイ上で処理できるようになる。これは、将来のAIシステムが、ワークロードのフェーズに応じて計算タイプを組み合わせるヘテロジニアスなシステムオンパッケージ設計になるという洞察を、文字通りハードウェアで具現化したものと言える。

広範な影響

まとめ

GoogleがTPU v10にCPUコアを内蔵するという噂は、単なるインクリメンタルな改良ではない。2028年のAIアクセラレーターは、2024年のそれとはまったく異なる姿になるという認識の表れだ。エージェンティックAIと強化学習はコンピュートアーキテクチャのルールを書き換えつつあり、1秒間に1000回もツール呼び出しループを処理するチップは、1回の巨大な行列積を計算するチップとは根本的に異なる方法で設計されなければならない。

もしSemiAnalysisの噂が正しければ、GoogleとAMDはまさに今、そのチップを構築している最中なのかもしれない。