AMDがHot Chips 2026で示したInstinct MI400シリーズは、単なる新世代AIアクセラレーターではない。最上位モデルのInstinct MI455Xは、72基を組み込むラックスケール基盤「Helios」の計算ユニットとして設計されている。GPU、ホストCPU、ネットワーク、ROCmソフトウェア、ラック規格までを組み合わせ、AIシステム全体で競うのがAMDの狙いだ。特に目を引くのが、1基あたり432GBというHBM4容量である。2310

MI455XはAIの「メモリ不足」をどう解決するのか

MI455Xは、AMDの第5世代CDNAアーキテクチャを採用するチップレットGPUだ。計算部分はTSMCのN2プロセスで製造した8基のAccelerator Complex Die（XCD）で構成し、ファブリック／キャッシュとI/O機能にはTSMCのN3Pプロセスを使う。これらのチップレットと12スタックのHBM4を、TSMCのCoWoS-Lパッケージに統合している。1721

つまり、MI455Xは巨大な単一ダイをそのまま大型化したGPUではない。計算、キャッシュ、I/O、接続機能を複数のダイに分け、先端プロセスの適用範囲、製造歩留まり、メモリ帯域、ラック内の接続性をまとめて最適化する構成だ。

MI455Xの主要仕様

• アーキテクチャ： AMD CDNA 5
• 計算チップレット： TSMC N2のXCD 8基 17
• ファブリック／キャッシュ・I/O： TSMC N3Pのチップレット 17
• パッケージ： TSMC CoWoS-L 21
• Work Group Processor（WGP）： 256基 3
• グローバルL2キャッシュ： 192MB 3
• HBM4： 12スタック、合計432GB 317
• ピークメモリ帯域： 23.3TB/s 23
• ピークOCP MXFP4性能： 40.26 PFLOPS（AMD表記では約40.3 PFLOPS） 319
• ピークMXFP6性能： 20.13 PFLOPS 319
• ピークMXFP8性能： 20.13 PFLOPS 319

CDNA 5では、行列コアがWave32のネイティブ実行に対応する。さらに、指数関数や対数などの超越関数を低レイテンシーで処理する経路も示された。これらは、AIモデルのアテンション、正規化、活性化関数などで使われる処理だ。ただし、公開情報には具体的な短縮時間が示されていないため、測定済みの性能向上として扱うことはできない。

AMDは、OCP MXFP4、MXFP6、MXFP8、OCP FP8、BF16、FP16、TF32、FP32、FP64など幅広いデータ形式をサポートする。低精度フォーマットはAIの学習や推論に、高精度フォーマットはHPCや混合ワークロードに向く。1820

432GBのHBM4が重要な理由

MI455Xで最も実用的な意味を持つ仕様は、ピーク演算性能よりもメモリ容量かもしれない。1基で432GBのHBM4と23.3TB/sの帯域を持つため、モデルの重み、活性値、推論時の状態をより多くGPU内に保持できる。23

とりわけ推論では、会話履歴やコンテキストを保持するKVキャッシュが大きな負荷になる。コンテキスト長が伸び、同時処理するリクエストが増えるほど、計算性能だけでなくメモリ容量がボトルネックになりやすい。MI455Xの大容量HBM4は、モデルを追加のGPUへ分散する前に、より多くのデータを1基に置ける余地を広げる。

ただし、432GBという数字だけで実際の処理速度が決まるわけではない。性能は、使用する精度、スパース性、モデル構造、メモリアクセス、ソフトウェアの最適化、そして全計算資源をどれだけ使い切れるかに左右される。

HeliosはMI455Xを「1台のラックコンピューター」にする

Heliosは、Open Rack Wideに沿った18基の計算トレイで構成される。各トレイにMI455Xを4基搭載し、1ラックあたり合計72基のGPUを配置する。AMDが公表するラック単位の最大値は次の通りだ。

• FP4演算： 2.9エクサフロップス
• FP8演算： 1.4エクサフロップス
• HBM4容量： 31TB
• 総HBM帯域： 1.7PB/s
• スケールアップ帯域： 260TB/s
• スケールアウト帯域： 43TB/s 21051

重要なのは、72基分のGPU仕様を単純に足し合わせただけではない点だ。Heliosはラック全体を1つのスケールアップ領域として扱い、アクセラレーター間の通信をシステムの中心に据える。個別サーバーをネットワークで後から接続する方式ではなく、ラック内のGPU同士が大規模モデルの処理で効率よく連携できるよう設計されている。1012

CPU、トレイ、ネットワークの役割分担

4GPUトレイには、AMDの「Venice」世代EPYCホストプロセッサーが組み合わされる。Hot Chipsのシステム構成に関する報告ではEPYC 9006のSP7プラットフォームと説明され、AMDもHeliosを第6世代EPYC 9006シリーズ、MI455X、Pensandoネットワークで構成するとしている。71014

スケールアウト通信には、800Gbps Ethernet対応のPensando Vulcano AI NICを使う。AMDの資料では、Vulcano構成におけるGPUあたりのスケールアウト帯域は最大2.4Tbpsとされている。47

役割は明確だ。GPUが行列・ベクトル演算を担い、EPYCがホスト処理や制御プレーンを受け持ち、ネットワークファブリックがラック内外のデータを運ぶ。Heliosは、同じアクセラレーターカードを大量に並べただけの製品ではなく、計算、制御、通信を一体設計したシステムである。

Open Rack WideとROCmが示すAMDの戦略

AMDはHeliosを、Metaが推進し、Open Compute Project（OCP）にもつながるOpen Rack Wideの考え方に沿って設計している。UALink over Ethernetによるスケールアップ接続や、Ethernetベースのスケールアウトも採用し、独自仕様で閉じたラックではなく、標準技術を組み合わせる姿勢を打ち出す。4749

AMDが描く構成は次のようになる。

• Instinct MI455X： 行列・ベクトル演算
• EPYC Venice： ホストおよび制御プレーン処理
• Pensando Vulcano： スケールアウトネットワーク
• UALink over Ethernet： GPU間のスケールアップ接続
• ROCm： CUDA依存のインフラに対抗するソフトウェア環境 1018

もっとも、ROCmがあるからといって、CUDA向けソフトウェアを自動的に移行できるわけではない。カーネル、ライブラリー、コンパイラー、モデルフレームワーク、運用ツールの対応状況が、実際の移行コストを左右する。

AMDの戦略上のポイントは、GPUのスペックだけで競うのではなく、大規模AIクラスターの導入に必要なCPU、NIC、ラック、接続方式、ソフトウェアまでをまとめて提供しようとしていることだ。

導入時期は「目標」であり、普及の証明ではない

AMDはHeliosについて生産段階に入り、2026年後半から導入を始めると説明している。449 これはAMDが示した生産・展開のスケジュールであり、すでに広範囲に設置されていることや、すべての構成が量産規模で利用できることを意味するものではない。

Microsoftは別途、フロンティアモデルの推論向けにAzureへHeliosを導入する計画を発表している。これは、Heliosにとって具体的なクラウド展開先が示されたことを意味する。5456 ただし、顧客の導入計画は、実運用環境で第三者が測定した性能結果とは異なる。

データセンターGPUの外側へ広がるVersal Premium Gen 2

AMDのHot Chipsで紹介されたVersal Premium Gen 2は、MI455Xとは異なる市場を対象とする適応型SoCだ。物理AI、ネットワーク、計測機器、プロフェッショナル映像、航空宇宙・防衛など、データ量が多く低レイテンシーが求められる用途やミッションクリティカルなシステムを狙う。313638

Memory-on-Package（MoP）版では、最大32GBのLPDDR5Xをパッケージ内に統合する。AMDは最大288GB/sの帯域と、外付けメモリを使う設計に比べて最大60％の基板面積削減をうたっている。3641

Versal Premium Gen 2ファミリーの公式仕様には、ハードウェア実装のPCIe Gen6およびCXL 3.1、LPDDR5XとDDR5のサポートが含まれる。374042

一方、Hot Chips関連の報道ではPCIe Gen7対応トランシーバーやポスト量子暗号にも言及がある。ただし、今回確認できる公式製品資料が裏付けているのはPCIe Gen6、CXL 3.1、PCIe Integrity and Data Encryptionなどのセキュリティ機能だ。すべてのMoPデバイスでPCIe Gen7やハードウェア実装のポスト量子暗号が確定仕様になっているとは断定できない。373940

まとめ：AMDが売ろうとしているのはGPUではなく「AI工場の部品表」

MI455Xの432GB HBM4、23.3TB/sのメモリ帯域、40.26 PFLOPSのMXFP4性能は、それ単体でも大きな数字だ。しかし本当の意味は、これらがHeliosというラック規模の設計に組み込まれることにある。

Heliosは72基のMI455Xを束ね、31TBのHBM4、低精度演算で最大2.9エクサフロップス、260TB/sのスケールアップ帯域、EPYCホストCPU、Pensandoネットワークを1つのプラットフォームにまとめる。

AMDの競争軸は、ピーク性能の数字だけではない。GPU、メモリ、ファブリック、CPU、NIC、ラック、ソフトウェアをオープンな標準の上で一体運用できるかどうかだ。最終的な評価は、実際のモデル、ROCmの成熟度、供給能力、導入規模、そして本番環境での性能によって決まる。カタログ上のPFLOPSだけでHeliosの勝敗を判断するのは早計だ。

AMDがHot Chips 2026で示したInstinct MI400シリーズは、単なる新世代AIアクセラレーターではない。最上位モデルのInstinct MI455Xは、72基を組み込むラックスケール基盤「Helios」の計算ユニットとして設計されている。GPU、ホストCPU、ネットワーク、ROCmソフトウェア、ラック規格までを組み合わせ、AIシステム全体で競うのがAMDの狙いだ。特に目を引くのが、1基あたり432GBというHBM4容量である。2310

MI455XはAIの「メモリ不足」をどう解決するのか

MI455Xは、AMDの第5世代CDNAアーキテクチャを採用するチップレットGPUだ。計算部分はTSMCのN2プロセスで製造した8基のAccelerator Complex Die（XCD）で構成し、ファブリック／キャッシュとI/O機能にはTSMCのN3Pプロセスを使う。これらのチップレットと12スタックのHBM4を、TSMCのCoWoS-Lパッケージに統合している。1721

つまり、MI455Xは巨大な単一ダイをそのまま大型化したGPUではない。計算、キャッシュ、I/O、接続機能を複数のダイに分け、先端プロセスの適用範囲、製造歩留まり、メモリ帯域、ラック内の接続性をまとめて最適化する構成だ。

MI455Xの主要仕様

• アーキテクチャ： AMD CDNA 5
• 計算チップレット： TSMC N2のXCD 8基 17
• ファブリック／キャッシュ・I/O： TSMC N3Pのチップレット 17
• パッケージ： TSMC CoWoS-L 21
• Work Group Processor（WGP）： 256基 3
• グローバルL2キャッシュ： 192MB 3
• HBM4： 12スタック、合計432GB 317
• ピークメモリ帯域： 23.3TB/s 23
• ピークOCP MXFP4性能： 40.26 PFLOPS（AMD表記では約40.3 PFLOPS） 319
• ピークMXFP6性能： 20.13 PFLOPS 319
• ピークMXFP8性能： 20.13 PFLOPS 319

CDNA 5では、行列コアがWave32のネイティブ実行に対応する。さらに、指数関数や対数などの超越関数を低レイテンシーで処理する経路も示された。これらは、AIモデルのアテンション、正規化、活性化関数などで使われる処理だ。ただし、公開情報には具体的な短縮時間が示されていないため、測定済みの性能向上として扱うことはできない。

AMDは、OCP MXFP4、MXFP6、MXFP8、OCP FP8、BF16、FP16、TF32、FP32、FP64など幅広いデータ形式をサポートする。低精度フォーマットはAIの学習や推論に、高精度フォーマットはHPCや混合ワークロードに向く。1820

432GBのHBM4が重要な理由

MI455Xで最も実用的な意味を持つ仕様は、ピーク演算性能よりもメモリ容量かもしれない。1基で432GBのHBM4と23.3TB/sの帯域を持つため、モデルの重み、活性値、推論時の状態をより多くGPU内に保持できる。23

とりわけ推論では、会話履歴やコンテキストを保持するKVキャッシュが大きな負荷になる。コンテキスト長が伸び、同時処理するリクエストが増えるほど、計算性能だけでなくメモリ容量がボトルネックになりやすい。MI455Xの大容量HBM4は、モデルを追加のGPUへ分散する前に、より多くのデータを1基に置ける余地を広げる。

ただし、432GBという数字だけで実際の処理速度が決まるわけではない。性能は、使用する精度、スパース性、モデル構造、メモリアクセス、ソフトウェアの最適化、そして全計算資源をどれだけ使い切れるかに左右される。

HeliosはMI455Xを「1台のラックコンピューター」にする

Heliosは、Open Rack Wideに沿った18基の計算トレイで構成される。各トレイにMI455Xを4基搭載し、1ラックあたり合計72基のGPUを配置する。AMDが公表するラック単位の最大値は次の通りだ。

• FP4演算： 2.9エクサフロップス
• FP8演算： 1.4エクサフロップス
• HBM4容量： 31TB
• 総HBM帯域： 1.7PB/s
• スケールアップ帯域： 260TB/s
• スケールアウト帯域： 43TB/s 21051

重要なのは、72基分のGPU仕様を単純に足し合わせただけではない点だ。Heliosはラック全体を1つのスケールアップ領域として扱い、アクセラレーター間の通信をシステムの中心に据える。個別サーバーをネットワークで後から接続する方式ではなく、ラック内のGPU同士が大規模モデルの処理で効率よく連携できるよう設計されている。1012

CPU、トレイ、ネットワークの役割分担

4GPUトレイには、AMDの「Venice」世代EPYCホストプロセッサーが組み合わされる。Hot Chipsのシステム構成に関する報告ではEPYC 9006のSP7プラットフォームと説明され、AMDもHeliosを第6世代EPYC 9006シリーズ、MI455X、Pensandoネットワークで構成するとしている。71014

スケールアウト通信には、800Gbps Ethernet対応のPensando Vulcano AI NICを使う。AMDの資料では、Vulcano構成におけるGPUあたりのスケールアウト帯域は最大2.4Tbpsとされている。47

役割は明確だ。GPUが行列・ベクトル演算を担い、EPYCがホスト処理や制御プレーンを受け持ち、ネットワークファブリックがラック内外のデータを運ぶ。Heliosは、同じアクセラレーターカードを大量に並べただけの製品ではなく、計算、制御、通信を一体設計したシステムである。

Open Rack WideとROCmが示すAMDの戦略

AMDはHeliosを、Metaが推進し、Open Compute Project（OCP）にもつながるOpen Rack Wideの考え方に沿って設計している。UALink over Ethernetによるスケールアップ接続や、Ethernetベースのスケールアウトも採用し、独自仕様で閉じたラックではなく、標準技術を組み合わせる姿勢を打ち出す。4749

AMDが描く構成は次のようになる。

• Instinct MI455X： 行列・ベクトル演算
• EPYC Venice： ホストおよび制御プレーン処理
• Pensando Vulcano： スケールアウトネットワーク
• UALink over Ethernet： GPU間のスケールアップ接続
• ROCm： CUDA依存のインフラに対抗するソフトウェア環境 1018

もっとも、ROCmがあるからといって、CUDA向けソフトウェアを自動的に移行できるわけではない。カーネル、ライブラリー、コンパイラー、モデルフレームワーク、運用ツールの対応状況が、実際の移行コストを左右する。

AMDの戦略上のポイントは、GPUのスペックだけで競うのではなく、大規模AIクラスターの導入に必要なCPU、NIC、ラック、接続方式、ソフトウェアまでをまとめて提供しようとしていることだ。

導入時期は「目標」であり、普及の証明ではない

AMDはHeliosについて生産段階に入り、2026年後半から導入を始めると説明している。449 これはAMDが示した生産・展開のスケジュールであり、すでに広範囲に設置されていることや、すべての構成が量産規模で利用できることを意味するものではない。

Microsoftは別途、フロンティアモデルの推論向けにAzureへHeliosを導入する計画を発表している。これは、Heliosにとって具体的なクラウド展開先が示されたことを意味する。5456 ただし、顧客の導入計画は、実運用環境で第三者が測定した性能結果とは異なる。

データセンターGPUの外側へ広がるVersal Premium Gen 2

AMDのHot Chipsで紹介されたVersal Premium Gen 2は、MI455Xとは異なる市場を対象とする適応型SoCだ。物理AI、ネットワーク、計測機器、プロフェッショナル映像、航空宇宙・防衛など、データ量が多く低レイテンシーが求められる用途やミッションクリティカルなシステムを狙う。313638

Memory-on-Package（MoP）版では、最大32GBのLPDDR5Xをパッケージ内に統合する。AMDは最大288GB/sの帯域と、外付けメモリを使う設計に比べて最大60％の基板面積削減をうたっている。3641

Versal Premium Gen 2ファミリーの公式仕様には、ハードウェア実装のPCIe Gen6およびCXL 3.1、LPDDR5XとDDR5のサポートが含まれる。374042

一方、Hot Chips関連の報道ではPCIe Gen7対応トランシーバーやポスト量子暗号にも言及がある。ただし、今回確認できる公式製品資料が裏付けているのはPCIe Gen6、CXL 3.1、PCIe Integrity and Data Encryptionなどのセキュリティ機能だ。すべてのMoPデバイスでPCIe Gen7やハードウェア実装のポスト量子暗号が確定仕様になっているとは断定できない。373940

まとめ：AMDが売ろうとしているのはGPUではなく「AI工場の部品表」

MI455Xの432GB HBM4、23.3TB/sのメモリ帯域、40.26 PFLOPSのMXFP4性能は、それ単体でも大きな数字だ。しかし本当の意味は、これらがHeliosというラック規模の設計に組み込まれることにある。

Heliosは72基のMI455Xを束ね、31TBのHBM4、低精度演算で最大2.9エクサフロップス、260TB/sのスケールアップ帯域、EPYCホストCPU、Pensandoネットワークを1つのプラットフォームにまとめる。

AMDの競争軸は、ピーク性能の数字だけではない。GPU、メモリ、ファブリック、CPU、NIC、ラック、ソフトウェアをオープンな標準の上で一体運用できるかどうかだ。最終的な評価は、実際のモデル、ROCmの成熟度、供給能力、導入規模、そして本番環境での性能によって決まる。カタログ上のPFLOPSだけでHeliosの勝敗を判断するのは早計だ。