AMD、第6世代EPYC 9006「Venice」を正式発表：2nmプロセス、256コア、そしてAI時代のラックスケールシステム「Helios」

製造プロセスとアーキテクチャ

EPYC 9006「Venice」ファミリーは、x86サーバー向けCPUとして世界で初めてTSMCの2nmプロセスノードで量産された製品です 。アーキテクチャは、標準の高性能コア「Zen 6」と、高密度・高効率を重視した「Zen 6c」の2系統 。フラッグシップモデルには約2030億個のトランジスタが集積され、演算チップレット（Compute Chiplet）が2nm、I/Oダイが6nmプロセスで製造されています 。

フラッグシップモデルのスペック

最上位SKUは「EPYC 9006 SP7」。その主要スペックは、前世代から飛躍的な進化を遂げています。

4つのバリエーション

AMDは、Veniceラインナップとして異なるワークロードに特化した4つのサブファミリーを発表しました 。

名称に関する補足: 低消費電力バリアントの正式名称は「EPYC 9006 LP」です。一部メディアではコードネームとして「Verano」が使用されています 。また、3D V-Cache搭載モデル（EPYC 9006X SP7）の正式名称は「Venice-X」です 。

競合比較：NVIDIA Vera と 前世代Turin に対する性能主張

AMDは基調講演で、いくつかの bold な性能比較結果を発表し、VeniceをNVIDIAのデータセンター向けCPUに対する直接的な競争力のある製品として位置づけました 。

• NVIDIA Vera CPU 比較: AI推論ワークロードにおいて、NVIDIAのGraceクラスCPU「Vera」と比較して最大2.2倍のスループットを実現 。
• 前世代Turin (EPYC 9005 / Zen 5) 比較: 幅広いデータセンターワークロードにおいて、前世代「Turin」と比較して最大1.8倍の性能向上を達成 。
• 初代EPYCからの進化: 初代EPYC（Naples, 2017年）と比較して18倍のスループット 。

これらの数値は基調講演でAMDが自社ベンチマークとして発表したものです 。サンプルが出荷されれば、第三者による検証が行われる見込みです。

Helios ラックスケールAIシステムにおけるVenice

Venice CPUは、同じイベントで発表されたAMDのラックスケールAIシステム「Helios」の中核コンポーネントでもあります 。Heliosは、NVIDIAのラックスケール製品に対抗するためAMDが初めて統合設計したプラットフォームです。

Helios ラック構成（AMD公式発表に基づく）:

• 72基のAMD Instinct MI455X GPU（HBM4メモリ搭載、合計約31TB）
• 18基の第6世代EPYC Venice CPU
• AMD Pensando「Vulcano」ネットワーキング（UALinkベース）
• ラックあたりの総合性能: 2.9 EFLOPS（FP4）; ダブルワイド版では3 AIエクサフロップスに拡張
• ラックあたりの総メモリ帯域幅: 1.4 PB/s

顧客および出荷状況:

• Microsoft は2026年7月20日、Azure上で2026年下期からHeliosラックをAI推論ワークロードに導入すると発表しました 。
• その他に名前が挙がっている顧客はMeta、OpenAI、Oracleです 。
• AMDは基調講演で、Heliosはこれらの顧客に対して「すでに出荷を開始している」と述べています 。