この両面給電アーキテクチャの目的は、ベースの14A実装よりも微細な金属ピッチと高いトランジスタ密度を実現することにある。具体的な数値は以下の通り。

• ベース14AのM0金属ピッチ： 28nm。
• 14A2の目標M0金属ピッチ： 約21nm。これは両面給電アプローチによって可能となるダブルパターニング技術の改良により達成される。

ベースの14AがすでにIntel 18A比で最大約30%のチップ密度向上を約束していることから、14A2派生品はそれを上回る密度ゲインをもたらす可能性がある。ただし、Intelは14A2の具体的な密度向上数値を公表していない。

この変更の背景にあるもの

この戦略的シフトは、TSMCのA14（1.4nm世代）およびSamsungのSF1.4からの競争圧力に直接対応するものとされる。1.4nm世代の競争が激化する中、Intelはベースの14Aノードが提供する以上の密度差別化要因を必要としている。両面給電はそれを実現する方法と見られるが、新たな複合給電構造の必要性や電気抵抗の増加といった技術的課題も伴う。

主要ロードマップマイルストーン（Intel 14A / 14A2）

IntelのCEO Lip-Bu Tan氏は更新されたスケジュールを示している。以下の表は、最近の報道とIntel自身の開示に基づく主要なマイルストーンをまとめたものである。

Tan氏はPDK 0.9を14Aプロセスの「聖杯（Holy Grail）」と呼び、これは顧客とのエンゲージメントにおける重要なチェックポイントであると述べている。このスケジュールは、以前の「2027年リスク生産」という目標から約1年遅れることを意味する。

TSMCおよびSamsungとのスケジュール比較

TSMCは、2028年にA14製造プロセスの生産を開始する計画である。複数の情報源がTSMCのA14について2028年の量産目標を裏付けている。注目すべき点として、TSMCのA14の初期バージョンには背面給電（BSPDN）が含まれず、背面給電レールを備えた派生品（A14P）は2029年に計画されている。

Samsungは、より広範な1.4nm競争環境の一部として言及されているが、提供されたソースではSF1.4のリスク生産または量産スケジュールは確認されていない。

重要なポイント： Intelの2029年量産目標は、TSMCが報じる2028年のA14生産開始時期より約1年遅れる。しかし、Tan氏はIntelの14AのタイミングはTSMCのA14とほぼ一致しており、両方とも1.4nm世代に位置づけられると述べている。Samsungのスケジュールは不透明である。

14Aを超える長期的な野望

CEO Lip-Bu Tan氏は、Intelがすでに14A以降の2つのプロセスノードの開発に着手していることを確認した。

• 10A（1nm世代）— 現在初期開発段階。
• 7A（1nm未満）— 現在初期開発段階。

Tan氏は、ボストンで開催されたJ.P. Morganの第54回年次グローバルテクノロジー・メディア・通信カンファレンスで、Intelのプロセスロードマップについて議論する中でこれを明らかにした。これはIntelが14Aをはるかに超えた複数世代にわたるAngstrom時代のロードマップを描いていることを示している。

まとめ

Intelのベース14Aノードは、RibbonFET 2ゲートオールアラウンド・トランジスタとPowerDirect背面給電を採用し、Intel 18A比で最大30%のチップ密度向上を実現する。報じられている14A2派生品は、両面給電アーキテクチャと、より微細な21nm M0ピッチにより、さらなる高密度化を競争力の源泉とする見込みだ。主要マイルストーンは、PDK 0.9が2026年10月、リスク生産が2028年、量産（HVM）が2029年である。このスケジュールは、TSMCが報じるA14の2028年量産目標より約1年遅れる。14Aを超えて、Intelは10Aおよび7Aプロセスノードの開発を進めている。

この両面給電アーキテクチャの目的は、ベースの14A実装よりも微細な金属ピッチと高いトランジスタ密度を実現することにある。具体的な数値は以下の通り。

• ベース14AのM0金属ピッチ： 28nm。
• 14A2の目標M0金属ピッチ： 約21nm。これは両面給電アプローチによって可能となるダブルパターニング技術の改良により達成される。

ベースの14AがすでにIntel 18A比で最大約30%のチップ密度向上を約束していることから、14A2派生品はそれを上回る密度ゲインをもたらす可能性がある。ただし、Intelは14A2の具体的な密度向上数値を公表していない。

この変更の背景にあるもの

この戦略的シフトは、TSMCのA14（1.4nm世代）およびSamsungのSF1.4からの競争圧力に直接対応するものとされる。1.4nm世代の競争が激化する中、Intelはベースの14Aノードが提供する以上の密度差別化要因を必要としている。両面給電はそれを実現する方法と見られるが、新たな複合給電構造の必要性や電気抵抗の増加といった技術的課題も伴う。

主要ロードマップマイルストーン（Intel 14A / 14A2）

IntelのCEO Lip-Bu Tan氏は更新されたスケジュールを示している。以下の表は、最近の報道とIntel自身の開示に基づく主要なマイルストーンをまとめたものである。

Tan氏はPDK 0.9を14Aプロセスの「聖杯（Holy Grail）」と呼び、これは顧客とのエンゲージメントにおける重要なチェックポイントであると述べている。このスケジュールは、以前の「2027年リスク生産」という目標から約1年遅れることを意味する。

TSMCおよびSamsungとのスケジュール比較

TSMCは、2028年にA14製造プロセスの生産を開始する計画である。複数の情報源がTSMCのA14について2028年の量産目標を裏付けている。注目すべき点として、TSMCのA14の初期バージョンには背面給電（BSPDN）が含まれず、背面給電レールを備えた派生品（A14P）は2029年に計画されている。

Samsungは、より広範な1.4nm競争環境の一部として言及されているが、提供されたソースではSF1.4のリスク生産または量産スケジュールは確認されていない。

重要なポイント： Intelの2029年量産目標は、TSMCが報じる2028年のA14生産開始時期より約1年遅れる。しかし、Tan氏はIntelの14AのタイミングはTSMCのA14とほぼ一致しており、両方とも1.4nm世代に位置づけられると述べている。Samsungのスケジュールは不透明である。

14Aを超える長期的な野望

CEO Lip-Bu Tan氏は、Intelがすでに14A以降の2つのプロセスノードの開発に着手していることを確認した。

• 10A（1nm世代）— 現在初期開発段階。
• 7A（1nm未満）— 現在初期開発段階。

Tan氏は、ボストンで開催されたJ.P. Morganの第54回年次グローバルテクノロジー・メディア・通信カンファレンスで、Intelのプロセスロードマップについて議論する中でこれを明らかにした。これはIntelが14Aをはるかに超えた複数世代にわたるAngstrom時代のロードマップを描いていることを示している。

まとめ

Intelのベース14Aノードは、RibbonFET 2ゲートオールアラウンド・トランジスタとPowerDirect背面給電を採用し、Intel 18A比で最大30%のチップ密度向上を実現する。報じられている14A2派生品は、両面給電アーキテクチャと、より微細な21nm M0ピッチにより、さらなる高密度化を競争力の源泉とする見込みだ。主要マイルストーンは、PDK 0.9が2026年10月、リスク生産が2028年、量産（HVM）が2029年である。このスケジュールは、TSMCが報じるA14の2028年量産目標より約1年遅れる。14Aを超えて、Intelは10Aおよび7Aプロセスノードの開発を進めている。