Intel Nova Lake-Sの全貌：bLLCキャッシュ、52コア、LGA 1954ソケット、2027年発売の最新リークまとめ

Intelの次世代デスクトッププロセッサ「Nova Lake-S」は、同社にとってここ数年で最大のアーキテクチャ刷新となる可能性が高い。複数のリーク情報によれば、コア数の大幅な増加、AMDの3D V-Cacheに対抗する新技術「Big Last-Level Cache（bLLC）」、そして新ソケットへの移行が示唆されている。以下、複数の業界関係者やリーカーからの情報を基に、現在判明している事実と未確認の情報を整理する。

bLLCテクノロジー —— Intel版3D V-Cache ^LWT

bLLCは**Big Last-Level Cache（大容量ラストレベルキャッシュ）**の略称で、AMDの3D V-Cache / X3Dテクノロジーに対するIntelの回答として開発が進められているとされる^LWT。このキャッシュは全SKUで同一容量ではなく、製品グレードによって容量が異なる^L。

• Core Ultra 9（フラッグシップ）：最大 288 MBのbLLC。2つのタイル（各144MBのダイ）で構成される^LWH。
• Core Ultra 7：最大 144 MBのbLLC。シングルタイル設計とみられる^LIT。
• 下位のCore Ultra 5およびCore Ultra 3におけるbLLC搭載の詳細は、現時点のリークでは不明瞭だが、一部の情報ではロックされた倍率（Kなし）SKUにもbLLCが搭載される可能性が示唆されている^WI。

bLLCが各コンピュートタイル内のリングバス上にどのように配置されるかも、アーキテクチャ上の注目点である^H。AMDのX3Dシリーズに対するIntelの性能優位性は、独立したベンチマークによる検証を待つ必要がある^TT。

コア構成と電力バリエーション

フラッグシップ —— 52コアのデュアルタイル設計

最上位のNova Lake-S SKUは、デュアルコンピュートタイル設計を採用し、合計 52コア／52スレッドを搭載するとされている（ハイパースレッディングは非搭載）^WYI。複数のリークがこの構成で一致している^WYI。

• 16基の「Coyote Cove」Pコア ^WH
• 32基の「Arctic Wolf」Eコア ^WH
• 4基のLP-Eコア ^WP
• 合計：52コア、52スレッド ^WPT

以前リークされていた 42コア のバリエーションは、後に 44コア に変更されたと報じられている^WIT。この新しい構成は 16 Pコア、24 Eコア、4 LP-Eコア とされている^WI。この変更により、完全に有効化されたコンピュートタイルが他のSKUにも流用可能になるとみられる^T。

ミッドレンジ —— シングルタイル設計

フラッグシップの下には、シングルコンピュートタイルSKUが用意される見通しである。有力視されているのは 28コア の構成で、8 Pコア + 16 Eコア + 4 LP-Eコア と報じられている^WTT。これらはCore Ultra 7としてブランド化され、144 MBのbLLCを搭載するとみられる^LF。さらに 24コア（4P+16E+4LPE）の構成も噂されている^IT。

エントリークラス

Core Ultra 5およびCore Ultra 3モデルの詳細はやや曖昧だが、リークでは 8P+16E+4LPE、8P+12E+4LPE、6P+8E+4LPE、4P+8E+4LPE、4P+4E+4LPE といった構成が示唆されている^WPI。これらの多くはシングルタイルでbLLC非搭載とみられる^L。下位SKUの消費電力は125W未満と噂されている^LP。

電力と放熱

リークによれば、52コアのフラッグシップでは電力と放熱の管理が主要なエンジニアリング上の課題となっている^IL。2026年のComputexでは、このチップがマルチコアオーバークロックに対応し、十分な放熱ヘッドルームが必要となるという業界関係者の話が聞かれた^I。具体的なTDPはIntelからはまだ確認されていない^I。

Nova Lake-S デスクトップラインナップ全体像

Nova Lake-Sファミリーは、エントリークラスからフラッグシップまで、コンピュートタイル数、bLLCキャッシュサイズ、コア数によってセグメント化されると見られる^WLF。

セグメント	リークされたコア構成	bLLCキャッシュ	備考
Core Ultra 9	16P + 32E + 4LPE（52コア）	288 MB	デュアルタイル、フラッグシップ LWH
Core Ultra 7	8P + 16E + 4LPE（28コア）	144 MB	シングルタイル、ハイエンド LFT
Core Ultra 5	8P + 12E/16E + 4LPE（24-28コア）	不明 / なし	ミッドレンジ、bLLC非搭載の可能性 WI
Core Ultra 3	4P + 4E/8E + 4LPE（12-16コア）	なし	エントリー、低電力 WP

フラッグシップのコンピュートシリコンは、TSMCのN2Pプロセスノードで製造されると報じられている^WIH。

プラットフォーム：ソケット、チップセット、メモリ

LGA 1954 ソケット

信頼できるリーク情報はすべて、Nova Lake-SがArrow Lake-Sで採用されたLGA 1851ソケットに代わる、新しい LGA 1954ソケット を採用することを示している^IFE。このため、既存のマザーボードとの互換性はない^IT。

900シリーズ チップセット

新プラットフォームはIntelの 900シリーズチップセット と共に登場する見通しである^IIL。エンスージアスト向けの情報では、Z990およびZ970、そしてメインストリーム向けの B960 チップセットが具体的に言及されている^WILF。

メモリサポート —— DDR5-8000

Nova Lake-Sは DDR5-8000 メモリをネイティブサポートすることが見込まれている^IFT。これはArrow Lake-SのDDR5-6400から25%の向上となる^T。メモリモジュールは、これらの高周波数を達成するためにCUDIMMおよびCQDIMM規格を利用する可能性がある^F。

発売時期：CES 2027へのシフト

Nova Lake-Sの発売時期は何度か変動しており、2026年末から2027年初頭にシフトした可能性が複数のリークで示唆されている^TIT。

• 2025年の初期リーク：2026年後半または 2026年 という広い期間が目標とされていた^TLW。
• 2026年2月のリーク：有力リーカーにより、CES 2027 への延期が報じられた^T。
• Computex 2026の憶測（2026年6月）：業界関係者の間では 2027年第1四半期（Q1） の発売が噂され、公式発表は CES 2027 で行われ、小売販売はその数週間後になるとされた^I。また、52コアのフラッグシップは、最初の28コアモデル発売から2〜3ヶ月遅れ、Computex 2027頃になるという見方もある^W。

現時点での最も有力な見方： 複数のリークを総合すると、CES 2027 での発表イベント、2027年第1四半期（Q1） の小売販売開始というシナリオが最も consistent である^I。Intelからは日付に関する公式発表は一切ない^I。

重要な注意点

• Intelからの公式確認は何もありません。 ソケット、マザーボード、チップセットの具体的な詳細は、いまだリーク情報の域を出ません^I。
• 発売時期は何度も変更されており、今後も変更される可能性があります^IT。
• bLLCの性能がAMDの3D V-Cacheに勝るかどうかは、独立したベンチマークが利用可能になるまで全くの未知数です^TT。
• 一部のリークでは、具体的なコア数やSKU名について食い違いがあるため、詳細なラインナップについては推測の域を出ないものとして扱ってください^WW。