これは**「全面離脱」ではなく「供給多様化」**の戦略だ。訓練用TPU 8tは引き続きTSMCのCoWoS-Sを使うと報じられている。Intelは2027〜2028年のGoogleのTPU総生産量（推定約600万ユニット）のおよそ半分を担当するとみられる。この受注は、Intelの先端パッケージングがトップハイパースケーラーに認められたという点で重要なファウンドリー受注となる。さらに、NVIDIAも次世代GPU向けにIntelの18AプロセスとEMIBパッケージングを評価している。

EMIB-Tの技術的優位性：CoWoSとの違い

標準的なEMIBはIntelのFPGAやSapphire Rapids Xeonで長年使われてきたが、AIアクセラレーターに必要な大電力供給や大型レチクル対応はできなかった。EMIB-Tは、埋め込みブリッジにTSV（シリコン貫通電極）を追加することで、垂直方向の電力供給とHBM4クラスのサポートを実現した。主な優位点は次の通り。

• 大型シリコンインターポーザーが不要：EMIBはダイ同士が接続する箇所にだけ小さなブリッジを埋め込むため、材料コストが下がり構造が簡素化される。
• 熱膨張マッチングが良好：パッケージ全体に大きなインターポーザーが不要なため、異種材料間の熱膨張係数のミスマッチが小さくなる。
• より大きなレチクルスケーリング：EMIB-TはCoWoS-Sの約3.3倍レチクル限界を超えて拡張可能。Bernsteinのアナリストは、EMIB-Tが現在のCoWoS製品よりも大きなパッケージサイズをサポートすると推定する。Intelは2024年に6倍、2026年に8倍、2028年には12倍のレチクルサイズを目標としている。
• 理論上の歩留まりが高い：ブリッジは小型で局所的なため、1つのブリッジに欠陥があってもパッケージ全体を廃棄する必要がない（CoWoSの大型モノリシックインターポーザーではそのリスクがある）。
• 利用可能なキャパシティ：IntelのEMIB生産ラインはまだフル稼働しておらず、CoWoSのスロットは2027年まで全て予約済みである。

ただし、最高帯域密度とHBM近接性ではCoWoSが依然としてリードしており、EMIB-Tはそのギャップを縮めつつあるが、最先端ではまだCoWoSを超えていない。

規模、歩留まり、そして「8ポイントの壁」

この契約はThe Informationが報道し、Morgan Stanleyも追認した。Googleは2028年生産分として300万ユニット超のTPUを予約したとされる。課題は、Intelがこれまで社外向けにこの規模で展開したことのない技術を、量産に持ち込まなければならない点だ。

歩留まりが核心の緊張点だ。 アナリストのMing-Chi Kuo氏は、IntelのEMIB-TパッケージングがHumufish TPU向けの技術検証で約90%の歩留まりを達成したと指摘した。しかし量産基準は約98%であり、8ポイントの差が残る。参考までに、TSMCが2026年に目標とする5.5倍レチクルCoWoSの歩留まりは98%からスタートする。90%の歩留まりでは、組み立てたモジュールの10個に1個が廃棄となるが、98%なら50個に1個に減少する。

その他の課題：

• 実行リスク：IntelのコーポレートVP John Pitzer氏は、2025年のパッケージング量産立ち上げに対する期待が「楽観的すぎた」と認めている。同社はEMIB生産の一部を韓国のAmkor工場に外注している。
• スケジュール：Humufish TPUのテープアウトは2026年後半、生産サンプルは2027年下半期と推定される。
• 量産規模：Intelの18Aノードの生産能力は2028年までに倍増し、アイルランドのIntel 3ファブの生産能力は同期間で80%拡大する見込み。

皮肉な矛盾：Diamond Rapids

このストーリーで最も印象的なのは、Intelが社外顧客（Google）にEMIBを売り込む一方で、自社の旗艦XeonプラットフォームをEMIBから遠ざけている点だ。Intelの次期サーバーCPU「Diamond Rapids」（192コア、2026〜2027年投入予定）は、EMIBではなく、標準的な有機基板上のUCIeダイ間インターロネクトを使用する可能性が高い。ISSCCでIntelは、標準的な有機基板上でUCIe-Sリンクを実証し、同等の3nm設計と比較して3倍のデータレートと2.8倍の帯域密度を達成した。

つまり：

• Sapphire Rapids（2023年）とGranite Rapidsでは、EMIBを使ってコンピュートダイを接続していた。
• Diamond Rapidsは、よりシンプルで安価なUCIe-over-substrateアプローチを採用し、EMIBの複雑さとコストを回避するとみられる。
• その一方でIntelは、まさに同じEMIB技術を、CoWoSの代替としてGoogleに販売している。

この矛盾が示すのは、EMIBの価値提案が利用ケースに大きく依存するということだ。Googleの大型AIアクセラレーターにとっては、キャパシティ不足を解決し、コスト効率の高いスケーリングを提供する。一方、Intel自身のXeonにとっては、UCIeによる有機基板シグナリングの進歩により、埋め込みブリッジ方式は不要かつ高コストとなったのだ。

これは**「全面離脱」ではなく「供給多様化」**の戦略だ。訓練用TPU 8tは引き続きTSMCのCoWoS-Sを使うと報じられている。Intelは2027〜2028年のGoogleのTPU総生産量（推定約600万ユニット）のおよそ半分を担当するとみられる。この受注は、Intelの先端パッケージングがトップハイパースケーラーに認められたという点で重要なファウンドリー受注となる。さらに、NVIDIAも次世代GPU向けにIntelの18AプロセスとEMIBパッケージングを評価している。

EMIB-Tの技術的優位性：CoWoSとの違い

標準的なEMIBはIntelのFPGAやSapphire Rapids Xeonで長年使われてきたが、AIアクセラレーターに必要な大電力供給や大型レチクル対応はできなかった。EMIB-Tは、埋め込みブリッジにTSV（シリコン貫通電極）を追加することで、垂直方向の電力供給とHBM4クラスのサポートを実現した。主な優位点は次の通り。

• 大型シリコンインターポーザーが不要：EMIBはダイ同士が接続する箇所にだけ小さなブリッジを埋め込むため、材料コストが下がり構造が簡素化される。
• 熱膨張マッチングが良好：パッケージ全体に大きなインターポーザーが不要なため、異種材料間の熱膨張係数のミスマッチが小さくなる。
• より大きなレチクルスケーリング：EMIB-TはCoWoS-Sの約3.3倍レチクル限界を超えて拡張可能。Bernsteinのアナリストは、EMIB-Tが現在のCoWoS製品よりも大きなパッケージサイズをサポートすると推定する。Intelは2024年に6倍、2026年に8倍、2028年には12倍のレチクルサイズを目標としている。
• 理論上の歩留まりが高い：ブリッジは小型で局所的なため、1つのブリッジに欠陥があってもパッケージ全体を廃棄する必要がない（CoWoSの大型モノリシックインターポーザーではそのリスクがある）。
• 利用可能なキャパシティ：IntelのEMIB生産ラインはまだフル稼働しておらず、CoWoSのスロットは2027年まで全て予約済みである。

ただし、最高帯域密度とHBM近接性ではCoWoSが依然としてリードしており、EMIB-Tはそのギャップを縮めつつあるが、最先端ではまだCoWoSを超えていない。

規模、歩留まり、そして「8ポイントの壁」

この契約はThe Informationが報道し、Morgan Stanleyも追認した。Googleは2028年生産分として300万ユニット超のTPUを予約したとされる。課題は、Intelがこれまで社外向けにこの規模で展開したことのない技術を、量産に持ち込まなければならない点だ。

歩留まりが核心の緊張点だ。 アナリストのMing-Chi Kuo氏は、IntelのEMIB-TパッケージングがHumufish TPU向けの技術検証で約90%の歩留まりを達成したと指摘した。しかし量産基準は約98%であり、8ポイントの差が残る。参考までに、TSMCが2026年に目標とする5.5倍レチクルCoWoSの歩留まりは98%からスタートする。90%の歩留まりでは、組み立てたモジュールの10個に1個が廃棄となるが、98%なら50個に1個に減少する。

その他の課題：

• 実行リスク：IntelのコーポレートVP John Pitzer氏は、2025年のパッケージング量産立ち上げに対する期待が「楽観的すぎた」と認めている。同社はEMIB生産の一部を韓国のAmkor工場に外注している。
• スケジュール：Humufish TPUのテープアウトは2026年後半、生産サンプルは2027年下半期と推定される。
• 量産規模：Intelの18Aノードの生産能力は2028年までに倍増し、アイルランドのIntel 3ファブの生産能力は同期間で80%拡大する見込み。

皮肉な矛盾：Diamond Rapids

このストーリーで最も印象的なのは、Intelが社外顧客（Google）にEMIBを売り込む一方で、自社の旗艦XeonプラットフォームをEMIBから遠ざけている点だ。Intelの次期サーバーCPU「Diamond Rapids」（192コア、2026〜2027年投入予定）は、EMIBではなく、標準的な有機基板上のUCIeダイ間インターロネクトを使用する可能性が高い。ISSCCでIntelは、標準的な有機基板上でUCIe-Sリンクを実証し、同等の3nm設計と比較して3倍のデータレートと2.8倍の帯域密度を達成した。

つまり：

• Sapphire Rapids（2023年）とGranite Rapidsでは、EMIBを使ってコンピュートダイを接続していた。
• Diamond Rapidsは、よりシンプルで安価なUCIe-over-substrateアプローチを採用し、EMIBの複雑さとコストを回避するとみられる。
• その一方でIntelは、まさに同じEMIB技術を、CoWoSの代替としてGoogleに販売している。

この矛盾が示すのは、EMIBの価値提案が利用ケースに大きく依存するということだ。Googleの大型AIアクセラレーターにとっては、キャパシティ不足を解決し、コスト効率の高いスケーリングを提供する。一方、Intel自身のXeonにとっては、UCIeによる有機基板シグナリングの進歩により、埋め込みブリッジ方式は不要かつ高コストとなったのだ。