IBM、0.7nm「NanoStack」チップを公開——サブ1nm半導体技術が切り拓く新時代

2026年6月25日、IBM Researchは世界初のサブ1ナノメートル（nm）半導体技術となる、0.7nm（7オングストローム）プロセスノードを発表しました。これは従来の微細化の限界を超える、まったく新しいトランジスタアーキテクチャ「NanoStack」を中核としています。本発表は半導体業界における重要なマイルストーンですが、量産化の時期や商業化に向けた課題についても明確に示されています。

主要スペック

• ノードサイズ：0.7nm（7オングストローム / 7A） — 公に開示された世界初のサブ1nm半導体技術です。
• トランジスタ密度：約1000億個 — 爪の先ほどの大きさのチップに集積。これはIBMが2021年に発表した2nmノードの約2倍の密度に相当します。
• 性能・効率の向上： IBMは、2nmアーキテクチャと比較して、最大50%の性能向上、または最大70%のエネルギー効率改善を見込んでいます。ただし、これらはあくまで研究段階におけるプロジェクト値であり、量産製品での実測値ではありません。
• SRAMスケーリング：40%改善 — オンチップメモリ密度において、業界で10年以上見られなかった大幅な改善です。この成果は2026年開催のVLSI技術シンポジウムで発表されました。

アーキテクチャ：NanoStackの仕組み

NanoStackは、3D垂直型トランジスタアーキテクチャです。従来のFinFETやナノシート設計のように平面上でトランジスタを微細化し続けるのではなく、ウェハ接合技術を用いてナノシートトランジスタを3次元的に垂直積層します。

このアーキテクチャは、相補型FET（CFET）の一種として機能します。具体的には、n型とp型のトランジスタを横に並べるのではなく、垂直方向に積み重ねることで、ダイ面積を大幅に節約し、信号が移動する距離を短縮します。IBMはNanoStackをトランジスタ配置のための「ユニバーサルフレームワーク」と表現しています。同社は0.7nmノードで動作するプロトタイプチップのデモンストレーションにも成功しており、これは機能するサブ1nm CMOSロジックの世界初の公開実証となります。

商業化とビジネスモデル

IBMは、この技術が依然として研究段階にあることを明確にしています。同社は約5年以内にパートナー企業による商業生産が始まると見込んでいます。IBMは自社で半導体製造工場（ファブ）を運営しておらず、これまでの半導体ブレークスルーの商業化と同様に、NanoStack設計を製造パートナーやファウンドリにライセンス提供するモデルを採用します。また、同社は長期的なロードマップとして、0.1nm（1オングストローム）ノードへの道筋も描いています。

業界内での位置づけとAIへの影響

IBMは、この0.7nmノードを業界初の公に開示されたサブ1nm技術と位置づけ、半導体製造の「オングストローム時代」の幕開けとしています。同社は、7Aチップで構築されたAIアクセラレーターは、理論上、現在の最先端ノードの約1500TOPSに対し、約7000TOPS（1秒あたりの演算回数）に達する可能性があると試算しています（約4.7倍の向上）。この発表は、IBMがTSMC、サムスン、インテルといったファウンドリ大手とのオングストローム世代競争において、その地位を強化するものと広く受け止められています。

重要な注意点

• 性能や効率に関する数値はすべて、研究段階のプロセスに基づくIBMのプロジェクト値であり、出荷済み製品の実測値ではありません。
• 5年後の量産化という目標や、ライセンスパートナーへの依存は、商業化における重要な制約事項です。
• IBMの半導体グローバルR&D担当バイスプレジデント、Huiming Bu氏は発表の中で次のように述べています。「NanoStackは一つの革新にとどまりません。これは、今後10年にわたるスケーリングを可能にするデバイスプラットフォームです。私たちはこれを製造に向けて準備を進めています。」