SCI Semiconductor、メモリ安全チップ「ICENI」量産へ500万ポンドを調達

英国シェフィールド拠点のSCI Semiconductorは、メモリ安全性を重視したチップ「ICENI」の生産拡大と次世代製品の開発に向け、500万ポンドを調達した。今回の資金調達は応募超過となり、PXN VenturesとMercia Venturesが主導。サイバーセキュリティ分野の投資家Osney Capital、米Black Opal Ventures、個人投資家も参加した。36

この資金調達が試すのは、サイバーセキュリティの長年の発想だ。ソフトウェアの欠陥を見つけて修正し続けるだけでなく、問題の一部をプロセッサーの設計段階で起こりにくくできないか、というものだ。

ICENIは何を変えようとしているのか

ICENIは、英国の支援を受けて研究開発されてきた能力ベースのコンピューターアーキテクチャー「CHERI」を基盤とする。CHERIは、メモリ安全なポインターと安全な区画化を使い、ソフトウェアがメモリへアクセスできる範囲や権限を制御する。英国政府はこれを、システムの安全性を高め、多くの一般的なメモリ関連の脆弱性を取り除くことを目指す「セキュリティ・バイ・デザイン」の手法と説明している。

簡単にいえば、配列の範囲外を読んだり書いたりするような不正・異常なメモリアクセスを、悪用されにくくする設計である。完成後のソフトウェアにチェックを追加し、脆弱性発覚後にパッチを当てるだけの対策とは、守りを置く場所が異なる。

メモリ安全性が注目される背景には、その影響の大きさがある。英国政府資料は、GoogleとMicrosoftの研究として、継続的に発生するサイバー脆弱性の70％をメモリ安全性のバグが占めるとの推計を紹介している。

セキュリティだけでなく、停止事故の問題でもある

メモリの扱いの不具合は、攻撃者に悪用されるリスクだけでなく、大規模な可用性障害にもつながり得る。

2024年7月のCrowdStrike障害はサイバー攻撃ではなかった。しかし同社の技術的な根本原因分析では、問題のある更新後にシステムクラッシュを引き起こした要因の一つとして、Content Interpreter内に潜在していた範囲外読み取りが示された。

もちろん、CHERIベースの設計ならこの障害に至ったすべての要因を防げた、と断定することはできない。それでも、リリース後の検知・修正だけに依存せず、欠陥のカテゴリーそのものを減らそうとする意義を示す事例ではある。

英国の国家サイバーセキュリティセンター（NCSC）も、メモリ安全性の脆弱性は広く見られ、セキュア・バイ・デザインの開発に投資すれば、パッチ管理やインシデント対応の継続的な負担を大幅に抑え得ると指摘する。一方で、特に外部に公開された重要システムでは、迅速なパッチ適用が依然として必要だとも強調している。

調達資金と、現時点の事業進捗

SCI Semiconductorによれば、すでに初回デバイスの製造を完了し、受注額は200万ポンドを超えた。また、総額770万ポンドの政府契約を獲得し、Google ResearchとMicrosoftとの提携も結んでいるという。612

同社は2022年創業で、英国政府のAccelerated CHERI Adoption Programmeにおける中核サプライヤーとも報じられている。シェフィールドとケンブリッジにまたがる35人のチームに、15人を追加採用する計画だ。1114

ただし、初期受注や試作チップから継続的な採用へ進むには、チップ単体の性能だけでは足りない。開発ツール、ソフトウェア、顧客側のアプリケーションが実運用で連携し、コスト、互換性、開発負荷の面でも受け入れられる必要がある。

EUのCRAで高まる「設計からの安全性」

EUのサイバー・レジリエンス法（Cyber Resilience Act、CRA）では、デジタル要素を含む製品のメーカーに対し、悪用が確認された脆弱性と製品セキュリティに影響する重大インシデントの報告義務が、2026年9月11日から適用されている。認知後24時間以内の早期警告に続き、72時間以内に詳細な通知を提出しなければならない。1718

メモリ安全なアーキテクチャーは、メモリ破壊に関わる報告対象の脆弱性やインシデントへの露出を一部減らし、セキュア・バイ・デザインの姿勢を示す材料になり得る。しかし、これだけでCRA準拠になるわけではない。脆弱性の取り扱い、インシデント検知、報告体制、更新プロセスなど、製品セキュリティ全体のガバナンスが引き続き求められる。

強力な防御層だが、万能ではない

ハードウェアによるメモリ境界の強制は、メモリ破壊型の欠陥の発生確率や影響範囲を下げる可能性がある。長い保守期間が必要な製品や、障害時の影響が大きい環境では、特に価値を持ち得る。

一方で、CHERIベースのハードウェアは、認証・アクセス制御の不備、安全でない更新手順、設定ミス、ソーシャルエンジニアリング、サプライチェーンのリスク、アプリケーションのロジック不良までは解消しない。安全な開発、テスト、監視、脆弱性管理、適時の更新は不可欠だ。

SCI Semiconductorにとって次の証明点は、量産規模での導入である。メモリアクセスのルールをハードウェアで強制できれば、一部の脆弱性をパッチ、障害、開示対応の問題になる前に防げる――これが同社の中核提案だ。その提案が広く使われる製品カテゴリーになるかは、顧客への組み込みやすさ、開発者向けツールの成熟度、そして実運用での性能実証にかかっている。