DAC 2026で始まった「自律型EDA」競争――Synopsys、Cadence、Siemensの戦略を読む

DAC 2026は、半導体設計のためのAIが「便利な副操縦士」から「長時間稼働するエージェント」へ移行しつつあることを印象づけた。Synopsys、Cadence、Siemens EDAの3社は、自然言語でRTLを書くだけの機能ではなく、設計目標を分解し、既存のEDAツールを実行し、シミュレーションや検証の結果を読み取り、目標に到達するまで処理を繰り返す仕組みを相次いで示した。217

ここで問われるのは、最も高性能な汎用大規模言語モデルを持つ企業かどうかではない。設計データ、決定論的なソルバー、検証証拠、セキュリティ管理、量産サインオフを、エージェントの行動と安全に接続できるかが本質になる。

「コパイロット」とエージェント型EDAは何が違うのか

従来のEDAツールは、論理合成、シミュレーション、形式検証、配置配線、タイミング解析、物理サインオフといった、定義された処理を高い精度で実行する。エージェント型EDAは、その上に計画と調整のレイヤーを加える。

典型的な処理は次のようなループだ。

1. 設計目標や不具合を解釈する。
2. 必要なツールと作業を選ぶ。
3. RTL、制約、テスト、設定などを生成・変更する。
4. シミュレーション、形式検証、物理解析を実行する。
5. メトリクス、ログ、波形、反例を読み取る。
6. 新たな修正案を作り、同じ処理を繰り返す。

エージェント型フィジカル設計に関する研究も、自然言語の設計目標を理解し、EDAツールを呼び出し、出力を分析し、設定やソースコードを変更し、測定された品質指標を見ながら反復する流れを定義している。1

コパイロットが「次に何をすべきか」を提案するのに対し、エージェントは人間が定めた目標と制約の範囲内で、より長い作業列を引き受ける。重要なのは、自由にコードを生成させることではなく、専門ツールによる検証をループの中に組み込むことだ。

Synopsys：AgentEngineerとL1〜L5の自律性

Synopsysは、AIの自律性をL1からL5まで段階的に高めるロードマップを掲げている。支援やガイド付き自動化から始め、より自律的なワークフローへ進み、最終的には複数の設計領域を横断することを目指す考え方だ。ただし、このレベル分けは業界共通の認証規格ではなく、Synopsysが自社の自律性を説明するための枠組みとして読むべきだろう。

その中心にあるのがAgentEngineerだ。DACでSynopsysが示した仕組みでは、オーケストレーターが検証目標を小さな作業に分解し、専門エージェントやEDAツールを組み合わせ、結果を確認しながら処理を継続する。SynopsysとNVIDIAは、これをチップおよび電子システム設計向けの「完全自律型・長時間稼働」ワークフローとして説明している。314

Synopsysが強調した用途は、自律検証、根本原因分析、デバッグの収束だ。同社の発表によれば、検証済みRTLに到達するまでの時間を最大50倍短縮し、カバレッジを20％改善したという。ただし、これらは独立したベンチマークではなく、ベンダーが報告した数値である。19

また、Microsoft Discoveryと開発した別のワークフローでは、デバッグサイクルを25〜40％短縮したという初期評価も報告されている。こちらも、あらゆる量産環境にそのまま適用できる一般的なベンチマークとは区別する必要がある。17

RTLの先へ――熱シミュレーションも自律化

Synopsysの構想はデジタル論理だけにとどまらない。DACでは、熱シミュレーションのような物理計算の負荷が大きい電子システム設計も対象として示された。エージェントがシミュレーションを設定し、実行し、結果を評価し、次の処理を改善するという考え方だ。

Ansysのポートフォリオも背景にあるため、SynopsysはRTLからGDSまでの自動化ではなく、「シリコンからシステムまで」を一つの連続した設計環境として訴求できる。1417 検証とシステムレベルの物理解析を同じ調整レイヤーで扱えるなら、個別のAIアシスタントを束ねたもの以上のプラットフォーム効果が生まれる。

Cadence：専門エージェントと「設計の記憶」

Cadenceは、複数の専門エージェントを上位のAIスーパーエージェントが統括する階層構造を前面に出している。資料や報道ではAuraStack、AgentStack、ChipStack AI Super Agentなど複数の名称が登場するが、利用可能な情報だけでは名称の対応関係が一貫して確認できない。そのため、ここではAgentStackとChipStack AI Super Agentを比較的安全な参照先として扱う。218

Cadenceの特徴的な概念がMental Modelだ。エージェントがその場のプロンプトだけに依存するのではなく、プロジェクトの制約、設計履歴、意図、過去の判断を構造化して保持することを目指す。

これはチップ設計において重要だ。局所的には妥当な変更でも、タイミング予算、パッケージ制約、消費電力の目標、以前のアーキテクチャ上の判断に反する可能性がある。設計全体の文脈を持たないエージェントは、目の前の指標を改善する代わりに、別の制約を壊しかねない。

Cadenceはさらに、電気、熱、機械、流体の影響を横断して評価するマルチフィジックスの高速化も強調している。デジタル指標だけでなく、システム全体への影響を踏まえて設計判断を検討することが狙いだ。1718

戦略的に見ると、Cadenceは自律性の高さだけでなく、アーキテクチャの網羅性と設計コンテキストで競っている。設計を一時的な会話ではなく、相互に影響する制約を持った持続的なシステムとして理解させるアプローチだ。

Siemens：物理エンジンで信頼性を担保するFuse

Siemens EDAは、Fuse EDA AI Agentを「信頼できる自律性」の軸で差別化している。エージェントの提案を、Siemensの決定論的かつ物理ベースのエンジンで検証し、結果が確認されてから次の段階へ進める自己検証ループが中核だ。2

Fuseは、拡張性のある**Model Context Protocol（MCP）**アーキテクチャを採用する。MCPは、オーケストレーション層をRTL、検証、アナログ・カスタム設計、配置配線、物理サインオフなどのツールや技術情報に接続する共通方式として機能する。2

自律型エンジニアリングの大きなリスクは、言語モデルがもっともらしいが物理的には成立しない計画を立てることだ。自己検証型のフローでは、最終的な判断材料をドメイン専用ツールが提供する。タイミング、形状、物理現象、形式制約などが提案を拒否すれば、その証拠を使ってエージェントが計画を修正できる。

Siemensは、設計から製造計画やサプライチェーンのスケジューリングまでをつなぐデジタルスレッドも描いている。差別化要因は単なる自動化ではなく、産業上の証拠と下流の実行プロセスに制約された自律性にある。

NVIDIAは共通のインフラ層になる

NVIDIAは、従来型のEDAベンダーとして3社に置き換わろうとしているわけではない。むしろ、エージェント型EDAを支える計算資源、モデル、オーケストレーション、ランタイムを提供し、将来の設計基盤における共通レイヤーになりつつある。

NVIDIAは、AI主導のエンジニアリングと高速化されたEDAワークロードに向けた複数年の提携拡大の一環として、Synopsysに20億ドルを投資した。13

その構成要素は複数に分かれる。

• 高速コンピューティング： Grace BlackwellはシミュレーションとAI推論に使われる。Synopsysは、NVIDIA NIM推論マイクロサービスによって生成AI Copilotの情報到達時間が2倍速くなったと報告。一方、NVIDIAはFluentの空力シミュレーションでCPU比34倍という利用事例を示している。いずれもEDA全般に適用できる普遍的なベンチマークではない。1516
• モデルとオーケストレーション： DACでSynopsysが示したワークフローでは、NVIDIA Nemotron、NVIDIA Agent Toolkit、エージェントの実行とガバナンスを担うOpenShellが使われた。314
• 物理計算： CUDA-XとPhysicsNeMoは、シミュレーション負荷の高いエンジニアリング処理を支えるライブラリとして位置づけられている。2
• CPU性能： Vera CPUは、従来型EDAに残る計算量の大きい逐次処理を対象とする。NVIDIAはCadenceやSynopsysとアプリケーションを最適化しており、Cadence JasperとSynopsys VCSで約1.5倍の性能向上を報告しているが、これもベンダー報告の数値だ。45

つまり、競争は多層化している。EDA企業は設計データベース、専門ツール、サインオフフローを握り、NVIDIAは計算資源、モデル、調整コンポーネント、ランタイムを供給する。顧客は設計速度の向上を得られる一方、将来のエンジニアリング基盤が一つのハードウェア・ソフトウェア陣営に依存する可能性も生まれる。

Kimi K3の48時間実験が示したこと

Kimi K3の実演は、既存EDA大手の発表を検討するうえで重要な対照例だ。提供された技術資料によれば、Kimi K3はオープンソースEDAツールとNangate 45nmライブラリを使い、ナノモデル向けチップを48時間の自律実行で設計、最適化、検証した。設計面積は約4平方ミリメートルで、シミュレーション上は100MHzでタイミングを閉じたとされる。17

これは、LLMベースのエージェントが、制約された環境でアーキテクチャ、RTL生成、最適化、検証、タイミング解析を一つのループに接続できることを示す有意義な技術実演だ。

しかし、商用EDAツールや熟練した設計チームが不要になったことを意味しない。実験は成熟した45nmのリファレンスフローを使っており、先端プロセス技術から見ればおよそ20年前の世代に相当する。現代のPDK、先端ノードのタイミング・電力収束、アナログ設計、DFT、IP統合、信頼性解析、製造制約、量産サインオフへの適用性は証明していない。

また、現代のチップより性能が20〜30分の1だったという主張も、より強い検証がない限り、管理された比較結果として扱うべきではない。Kimi側の技術資料による実演であり、独立再現された量産ベンチマークではないためだ。

オープンソースEDAについても注意が必要だ。Kimi K3の今回の実験は商用ライセンスなしで実行されたとされる一方、競争力があり製造可能な先端チップの設計には、商用グレードのフロー、ライブラリ、ファウンドリーの設計資産、成熟したサインオフ環境が依然として重要である。慎重な結論は、「成熟ノードの限定的な実演は可能になったが、先端量産設計は別問題」ということだ。

中国EDA企業に生まれた好機

エージェント型AIは、中国のEDA企業に、成熟した個別ツールを一つずつ再現するのではなく、ワークフロー全体で競う機会を与える。特に、検証、デバッグ、国内環境への導入、先進パッケージ、LLMネイティブなインターフェースは有望な領域だ。DACに関する報道では、RTL生成やテストベンチ作成から、シミュレーション、形式検証、デバッグまでAIエージェントが入り始めているとされる。17

提供された調査に登場する企業と方向性は次の通りだ。

• Xpeedic： 信号・電源完全性の技術を、システム、パッケージ、先進パッケージの解析と組み合わせる余地がある。
• XEPIC： XEPIC Intelligent Systemを発表し、インテリジェント検証・設計システムや高速シミュレーションを含む基盤を打ち出している。17
• UniVista： 国内開発のEDAアーキテクチャ上で、RTL設計、検証、修正、最適化を調整するエージェント型設計プラットフォームを説明している。17
• Chips Z、Banxin、Zhiwei Chuangxin： 国内で管理可能なツールチェーン、専門特化した設計・検証エージェント、LLMネイティブなエンジニアリングインターフェースへ向かう流れを示している。

最も説得力のある製品パターンは、証拠を中心に据えたループだ。エージェントが仮説や修正案を生成し、シミュレーションや形式検証を実行し、反例や品質指標を読み取り、その証拠を次の判断に戻す。ドメインチェックなしに、汎用モデルへチップを生成させて信頼するより、はるかに現実的な設計になる。

設計者の約60％がデバッグや手順化された作業に時間を費やすという数字は、業界で語られる推計であり、普遍的な測定値とは限らない。17 それでも、反復的なトリアージ、トレース解析、テスト作成、根本原因の特定、回帰テストの修復は、自動化の対象として明確な価値がある。

EDA競争の本当の勝敗は「証拠」にある

DAC 2026が示した最も重要な点は、自律型チップ設計がすでに完成したということではない。主要EDAベンダーが、エージェント型ワークフローを自社のプラットフォーム優位性を拡張する次の手段と認識したことだ。

Synopsysは、自律性の段階設計、AgentEngineer、検証収束、シリコンからシステムまでの広がりを訴える。Cadenceは、専門エージェントの連携、永続的な設計コンテキスト、マルチフィジックス推論を重視する。Siemensは、自己検証、MCPによるツール統合、製造までつながる産業デジタルスレッドを差別化要因にする。

3社に共通する課題は信頼性だ。実用的なEDAエージェントは、何を変更したのかを説明し、処理を再現でき、設計意図を保持し、関連する制約を満たしたことを決定論的な証拠で示さなければならない。

近い将来の勝者は、最も流暢に話すモデルを持つ企業ではないだろう。顧客の既存データ、IP、セキュリティ、シミュレーション、サインオフフローの中で安全に動き、自律的な一つひとつの行動を監査可能なエンジニアリング証拠へ変えられる企業こそが、EDAの次のプラットフォーム競争を制する。