Huaweiが示した「1.4nm相当」への別ルート

Huaweiが2026年5月に発表したのは、従来の「トランジスタをひたすら小さくする」競争から距離を置き、回路の配置と信号の移動時間を最適化する半導体設計・パッケージングのロードマップです。3次元回路アーキテクチャのLogicFoldingと、Huaweiが提唱するTau（τ）スケーリング法を組み合わせ、2031年までにトランジスタ密度で「1.4nmプロセス相当」を目指すとしています。12

ただし、ここでいう「1.4nm相当」は、Huaweiが1.4nmの製造プロセスを確立したという意味ではありません。主にトランジスタ密度の比較を示す表現であり、現時点では量産チップによる独立検証も行われていません。13

Huaweiは何を発表したのか

2026年5月、上海で開かれたIEEEの回路・システム分野の国際会議「ISCAS」で、Huaweiの半導体部門を率いる何庭波（He Tingbo）氏が、基調講演「New Semiconductor Path in Practice」を行いました。そこで紹介されたのが、Tau（τ）スケーリング法とLogicFoldingです。12

Huaweiによると、LogicFoldingを採用した最初の2層構造のKirinチップは2026年に登場する予定で、3層構造へ発展させることで、2031年に1.4nmプロセス相当のトランジスタ密度を目指します。13

Tauスケーリング法は、従来の幾何学的な微細化を補完、あるいは置き換える考え方です。何氏の姓にちなんだ非公式な呼び方として「He’s Law（He氏の法則）」と表現されることもありますが、Huaweiが公式に用いている名称はTau（τ）Scaling Lawです。213

LogicFoldingの仕組みは？

通常の半導体開発では、同じ面積により多くのトランジスタを配置するため、トランジスタや配線を小さくする「スケーリング」が重視されてきました。いわゆるムーアの法則に沿った発展です。

LogicFoldingは、回路を平面上に広げるのではなく、論理回路を再配置して複数の層に分け、垂直方向へ積み重ねる発想です。重要な信号経路を短縮できれば、配線に生じる抵抗や寄生容量による遅延を抑え、同じ製造ノードでも実効的な密度や性能を高められる可能性があります。24

Huaweiは、この手法によって段階的に約55％のトランジスタ密度向上を実現できると主張しています。24一部の報道では、同じ性能を前提に消費電力を削減できるという説明も紹介されていますが、独立機関による実測値として確認されたわけではありません。12

Tauスケーリング法が重視する「時間」

Tau（τ）は、ここでは回路内で信号が伝わる際の時間的な特性、いわば信号伝搬の時間定数を指します。Huaweiの考え方は、トランジスタの寸法だけを小さくするのではなく、デバイス、回路、チップ、システムの各段階で、データが移動する時間を短縮することをスケーリングの中心に置くものです。212

配線距離を短くすれば、信号が移動する時間や電力損失を抑えられる可能性があります。そのため、LogicFoldingはTauスケーリング法を実装するための具体的な設計手法と位置づけられます。

なぜEUVへの依存を減らせるのか

最先端の平面型チップでは、極端紫外線（EUV）リソグラフィーが、非常に微細な回路パターンを形成する重要な技術となっています。ASML製のEUV露光装置は輸出規制の対象となっており、中国は最先端機を入手できません。117

Huaweiの提案は、EUVで平面上の構造を限界まで微細化する代わりに、比較的入手しやすい既存の製造技術と、3次元の回路設計・先端パッケージングを組み合わせ、より多くの計算能力を引き出そうとするものです。

したがって、「1.4nm相当」とは、必ずしも製造ラインが文字通り1.4nmのトランジスタをエッチングするという意味ではありません。密度やシステム上の能力が、従来の1.4nmクラスの製造プロセスに匹敵するというHuawei側の比較です。13

中国の7nm、TSMCの2nm・1.4nm計画との違い

中国で実証されてきた国産の最先端チップ製造は、一般に7nm級と説明されています。HuaweiのMate 60シリーズに搭載されたKirinチップも、国産製造による7nm級の復帰例として注目されました。12

一方、TSMCは2nm技術の量産を進めており、1.4nmプロセスの量産を2028年に始める目標を示しています。15単純に製造ノードを比べれば、Huaweiの2031年目標はTSMCより約3年遅い計画です。

ただし、両者が示しているものは同じではありません。TSMCの1.4nmは製造プロセスの世代を指すのに対し、Huaweiの1.4nm相当は、LogicFoldingなどによって実現するトランジスタ密度の目標です。名称だけで製造技術の優劣を判断することはできません。

どこまで実証されているのか

最大の問題は、Huaweiが量産版LogicFoldingチップについて、独立検証可能な詳細データを公表していないことです。現段階で確認できないのは、少なくとも次の項目です。

• 実チップによるベンチマーク
• トランジスタ密度の測定方法と比較条件
• 量産時の歩留まり
• 実際の消費電力と発熱
• 長期信頼性
• 製造・パッケージングのコスト
• AIアクセラレーターとしてのメモリー帯域、I/O、ソフトウェア性能

そのため、Reutersはこの発表が「真のブレークスルー」に当たるかどうかは未解決だと報じています。12

3次元積層が抱える技術的な壁

放熱

動作する論理回路を積層すると、単位面積あたりの発熱密度が高まり、内部層の熱を外部へ逃がしにくくなります。特に、長時間にわたって高い電力を消費するAIアクセラレーターでは、性能向上の前提となる冷却が難しくなる可能性があります。6

電力供給とクロック

層が増えるほど、各層へ安定して電力を届ける構造や、回路全体のクロックを同期させる仕組みも複雑になります。信号経路を短くできても、電力網やクロック設計がボトルネックになれば、チップ全体の性能向上にはつながりません。

EDAツール

EDA（Electronic Design Automation）ツールとは、半導体の回路設計、配置・配線、検証、製造可能性の確認などを支援するソフトウェアです。LogicFoldingでは、複数の層をまたいで、性能、電力、熱、配線、テストを同時に最適化する必要があります。26

従来の2次元チップ向けの設計フローだけでは対応しにくく、中国には3次元構造を十分に扱える国産EDA環境の整備が求められます。設計ツールが成熟していなければ、理論上の密度向上を量産製品へ移すことは困難です。

歩留まりとコスト

積層する層や接続工程が増えるほど、製造ステップ、検査、接合、パッケージングの複雑さが増します。どこか1つの層や接続に欠陥があれば、完成品全体が不良になる可能性もあります。歩留まりが低ければ、名目上の密度向上があっても、製品価格や供給量の面で優位性を失いかねません。26

つまり、LogicFoldingが技術的に成立するかどうかだけでなく、十分な歩留まりとコストで大規模生産できるかが、実用化の分かれ目になります。

Mate 60からAIチップへ広がるHuaweiの対抗策

Huaweiにとって今回の発表は、単独の設計技術というより、米国の輸出規制に対する長期的な産業戦略の一部です。EUV露光装置、米国製の先端EDAツール、Nvidiaの最上位AIアクセラレーターに依存するのではなく、設計、製造、パッケージング、AI計算基盤を国内で組み合わせる道を示しています。12

2023年のMate 60シリーズは、国産7nm級のKirinチップを搭載して市場に復帰し、制裁下でもHuaweiがスマートフォン向け半導体を再構築できることを示す象徴的な製品となりました。12

今回のTauスケーリング法は、その「復帰」の論理を、スマートフォン向けの1製品から、将来の高性能チップやAI計算基盤へ広げようとするものです。

Nvidiaの中国市場撤退がもたらす意味

米国の輸出規制によって、中国企業がNvidiaの最先端AIアクセラレーターへアクセスすることは制限されています。Nvidiaの中国事業が揺らぐ一方で、Huaweiを含む中国の半導体企業には国内需要を取り込む余地が生まれました。78

ただし、中国のAIチップ市場でHuaweiの優位が確定したわけではありません。Nvidiaの後退によって国内企業が成長しているとしても、性能、供給能力、ソフトウェア、開発者環境を含む競争は続いています。78

「制裁がイノベーションを促した」という評価には注意が必要

中国国内の論調では、今回の発表を、外部からの制約が国産技術の革新や競争を促した証拠と見る向きがあります。12地政学的には、輸出規制の効果を弱め、中国の半導体自立を後押しする可能性を持つ発表です。

しかし、政治的なインパクトと技術的な検証は分けて考える必要があります。1.4nm相当という目標が、実際のAI性能、電力効率、歩留まり、価格、信頼性、ソフトウェア対応へどの程度つながるのかは、量産チップと第三者による測定を待たなければなりません。

また、中国側の公式・世論による米中AI協力への反応を、今回のLogicFolding発表に直接結びつけるだけの十分な証拠はありません。より大きな構図としては、中国が半導体の自立を目指す一方、米中双方がAIリスクの管理や競争の安定化を迫られている、という緊張関係があります。今回の発表が示しているのは、確立した協力枠組みというより、半導体競争におけるHuaweiの新たな賭けです。

結論：製造ノードではなく、設計で差を埋める賭け

HuaweiのLogicFoldingとTauスケーリング法は、トランジスタを小さくする従来の競争が難しくなるなかで、回路を積層し、信号の移動距離と時間を短縮することで「1.4nm相当」の密度を目指す構想です。

EUVを使わずに既存の製造技術から高い計算能力を引き出せれば、米国の輸出規制に対する有力な対抗策になり得ます。しかし、現時点で確認されているのはあくまでHuaweiの発表とロードマップです。放熱、EDAツール、電力供給、歩留まり、コスト、システム統合という難題を量産レベルで解決した証拠は、まだ示されていません。

したがって今回の発表を最も正確に表現するなら、「中国が1.4nm製造を達成した」というニュースではなく、「Huaweiが、製造プロセスの微細化とは別の道で、最先端級の密度と性能に近づこうとしている」というニュースです。