Citiのアナリストは、CES 2026でのVera Rubinプラットフォームの早期発表に驚きを示した。Blackwell/Rubinのロードマップから生じるAI需要は5,000億ドルに上振れする可能性があると指摘している。
NvidiaはVeraをAIファクトリー向けにゼロから設計した。主な仕様は以下の通り。
| 仕様 | 詳細 |
|---|---|
| コア | 88個のカスタムNvidia Olympusコア |
| スレッド | 176(Nvidia Spatial Multithreading、物理リソース分割方式) |
| ISA | Arm v9.2 |
| 命令デコード幅 | 10-wide |
| 分岐予測 | ニューラル方式、サイクルあたり2 Taken Branch |
| L2キャッシュ(コアあたり) | 2 MB |
| L3キャッシュ(合計) | 164 MB |
| メモリ | LPDDR5X(SOCAMM2モジュール)、最大1.2 TB/s帯域 |
| メモリ消費電力 | 30W未満(従来DDR5は100W超) |
| インターコネクト | PCIe Gen 6、CXL 3.1 |
| TDP | 450 W(シングルソケットのプレプロダクションシステム) |
| プロセスノード | TSMC 3nm(N3) |
| ダイ設計 | 全88コアを単一モノリシックダイに集積、NUMAによる非対称性なし |
| FP8対応 | AIワークロード向けネイティブFP8精度 |
NvidiaはVeraが競合プラットフォームと比較して最大50%高速なサンドボックス性能、従来のCPUインフラと比べて80%高速なサンドボックス環境性能を実現すると発表している。CEOのジェンスン・フアン(黄仁勲)氏は、この新たなVeraチップが2,000億ドル市場をターゲットにすると述べている。
初めて広く報じられた独立ベンチマークは、2026年5月26日にPhoronixがNvidia本社(サンタクララ)で実施したシングルソケットVeraシステムのテストである。ただし、これらはNvidia主催のキュレーションテストであり、結果がすべてのサードパーティワークロードに一般化できるとは限らない。
Phoronixの幾何平均による主な結果:
Redpandaによる独立検証: 5つの競合システムとの比較テストで、Veraは全カテゴリで最も低いストリーミングレイテンシ、最高のインターコネクトスケーリング、最速のビルド時間を達成し、AMD EPYC「Turin」と比較して最大73%高いスループットを記録した。
注意点: Tom's Hardwareが指摘するように、これらはNvidiaのサンタクララ施設でのキュレーションテストであるため、すべてのワークロードに結果が一般化できるわけではない。
RosaはVeraの後継として確認されているCPUで、ノーベル賞受賞の医学物理学者ロザリン・サスマン・ヤローにちなんで命名された。「Feynman」世代に属し、2028年の登場が見込まれている。
Nvidiaから公式に確認されている情報:
噂・報道段階の情報(Nvidia公式未確認):
まとめ: RosaはVeraのOlympusコアから同一ダイ面積で性能/コアを向上させた、Arm v9.2 Rigelアーキテクチャを採用するCPUである。2028年にFeynmanプラットフォームの一部として投入される。プロセスノード(2nm vs A16)の詳細は依然として憶測の域を出ない。
Citiのアナリストは、CES 2026でのVera Rubinプラットフォームの早期発表に驚きを示した。Blackwell/Rubinのロードマップから生じるAI需要は5,000億ドルに上振れする可能性があると指摘している。
NvidiaはVeraをAIファクトリー向けにゼロから設計した。主な仕様は以下の通り。
| 仕様 | 詳細 |
|---|---|
| コア | 88個のカスタムNvidia Olympusコア |
| スレッド | 176(Nvidia Spatial Multithreading、物理リソース分割方式) |
| ISA | Arm v9.2 |
| 命令デコード幅 | 10-wide |
| 分岐予測 | ニューラル方式、サイクルあたり2 Taken Branch |
| L2キャッシュ(コアあたり) | 2 MB |
| L3キャッシュ(合計) | 164 MB |
| メモリ | LPDDR5X(SOCAMM2モジュール)、最大1.2 TB/s帯域 |
| メモリ消費電力 | 30W未満(従来DDR5は100W超) |
| インターコネクト | PCIe Gen 6、CXL 3.1 |
| TDP | 450 W(シングルソケットのプレプロダクションシステム) |
| プロセスノード | TSMC 3nm(N3) |
| ダイ設計 | 全88コアを単一モノリシックダイに集積、NUMAによる非対称性なし |
| FP8対応 | AIワークロード向けネイティブFP8精度 |
NvidiaはVeraが競合プラットフォームと比較して最大50%高速なサンドボックス性能、従来のCPUインフラと比べて80%高速なサンドボックス環境性能を実現すると発表している。CEOのジェンスン・フアン(黄仁勲)氏は、この新たなVeraチップが2,000億ドル市場をターゲットにすると述べている。
初めて広く報じられた独立ベンチマークは、2026年5月26日にPhoronixがNvidia本社(サンタクララ)で実施したシングルソケットVeraシステムのテストである。ただし、これらはNvidia主催のキュレーションテストであり、結果がすべてのサードパーティワークロードに一般化できるとは限らない。
Phoronixの幾何平均による主な結果:
Redpandaによる独立検証: 5つの競合システムとの比較テストで、Veraは全カテゴリで最も低いストリーミングレイテンシ、最高のインターコネクトスケーリング、最速のビルド時間を達成し、AMD EPYC「Turin」と比較して最大73%高いスループットを記録した。
注意点: Tom's Hardwareが指摘するように、これらはNvidiaのサンタクララ施設でのキュレーションテストであるため、すべてのワークロードに結果が一般化できるわけではない。
RosaはVeraの後継として確認されているCPUで、ノーベル賞受賞の医学物理学者ロザリン・サスマン・ヤローにちなんで命名された。「Feynman」世代に属し、2028年の登場が見込まれている。
Nvidiaから公式に確認されている情報:
噂・報道段階の情報(Nvidia公式未確認):
まとめ: RosaはVeraのOlympusコアから同一ダイ面積で性能/コアを向上させた、Arm v9.2 Rigelアーキテクチャを採用するCPUである。2028年にFeynmanプラットフォームの一部として投入される。プロセスノード(2nm vs A16)の詳細は依然として憶測の域を出ない。