TSMC、AI需要の急拡大で記録的な増収：「我々にできるのはここまで」とCEOが供給限界を警告

「供給は追いつかない」CEOが示した現実的な限界

6月4日に新竹で開催された定時株主総会で、会長兼CEOのウェイ・ジェンジャー（C.C. Wei）氏は、好調な業績と並行して厳しい見通しを示しました。同氏は、TSMCの世界的な半導体供給は「非常に長い間」AIに牽引された需要を満たせず、根本的なボトルネックは受注ではなく「生産能力」そのものにあると警告しました。

「我々は非常に懸命に取り組んでいますが、需要は桁外れに高く、生産できる量には限りがあります」とウェイ氏は株主に語り、最先端プロセスの生産能力は事実上完売状態であり、需要が現在の供給能力を約25%から30%上回っていると説明しました。この構造的な供給不足は、今後数年間で米国に新たな製造能力が稼働しても継続すると予想されています。

価格戦略：節度ある「値上げ」

ウェイ氏は、TSMCのアプローチと、メモリ半導体業界で見られるような急激な価格高騰との間に明確な線を引きました。同氏は、長期的な顧客との信頼関係を重視し、短期的なスポット価格のような乱高下は「持続可能ではない」として、明確に否定したのです。

しかし、これは価格が据え置かれることを意味するわけではありません。値上げを望むかと直接問われたウェイ氏は、「そうしたいところです。我々も利益を上げなければなりませんから」と回答し、緩やかな価格調整の可能性を示唆しました。報道によれば、TSMCは2026年に先端プロセスノード向けに5～10%の価格引き上げを計画しており、これは材料費や設備費、製造コストの上昇というインフレ圧力によるものとされています。

ポイントは、TSMCの価格は突発的にではなく、着実かつ予測可能な形で上昇するということです。これは、エレクトロニクス業界全体のサプライチェーンにとって極めて重要なシグナルです。

次世代実装「CoPoS」：AI半導体製造のゲームチェンジャー

現在の生産能力逼迫の問題を超えて、TSMCは最も強力なAIチップの「組み立て方」そのものを根本から変革しようとしています。同社の次世代先端パッケージング技術「CoPoS（Chip-on-Panel-on-Substrate、コポス）」は、著名アナリストのミンチー・クオ氏や複数の業界関係者のレポートによると、2028年後半の量産開始に向けて計画が加速しています。

CoPoSとは何か

CoPoSは、ファンアウト・パネルレベル・パッケージング（FOPLP）という手法を用いた技術です。その最大の特徴は、何十年にもわたり半導体業界の標準であった直径300mmの円形シリコンウェハからの決別にあります。代わりに、310mm × 310mm という大型の長方形パネルを使用してチップを組み立てます。

技術的には、ガラスコア基板を中心に、その両面をABF（味の素ビルドアップフィルム）で積層した構造をとります。チップはこのABF層の表面に配置され、チップ側のRDL（再配線層）とABF層自体によって相互接続が行われます。この設計思想により、現在のCoWoS（Chip on Wafer on Substrate）技術では物理的に不可能な、巨大で複雑なパッケージの製造が現実のものとなります。

AIにとっての革命的意義

円形ウェハから角形パネルへの移行は、次世代AIアクセラレータの製造における重大なボトルネックを解消します。直径300mmの丸いウェハでは、面積の利用率は約57%に留まります。しかし、310mm四方の角形パネルでは利用率が87%以上に跳ね上がり、実質的な利用可能面積が5倍以上になります。

これは生産数に劇的な影響を与えます。例えば、NvidiaのB200クラスのような大型のGPUの場合、従来のCoWoS基板では約4個のチップしか製造できません。同じ面積のCoPoSパネルでは、9個から16個ものチップを生産できるようになり、製造の経済性が飛躍的に向上します。

CoPoSは、標準的なフォトマスク（レチクル）サイズの9.5倍以上という超大型のパッケージをターゲットに設計されています。これは、現在のツールでは到底構築できない、来るべき時代のAIモデルに必要な異種統合システムです。

Nvidiaの次世代GPU「ファインマン」が最初の搭載候補

ミンチー・クオ氏を含む複数のレポートは、Nvidiaの次世代AI GPUアーキテクチャである「Feynman（ファインマン）」が、CoPoSを初めて採用する製品になる可能性が高いと指摘しています。初期にはIntelの次世代チップが採用するという噂もありましたが、現在のところ業界の見方はNvidiaがリードカスタマーになるという見解で一致しています。

Nvidiaは、2026年後半に量産が始まるTSMCの最先端プロセス「A16」と、この新しいCoPoSパッケージングを組み合わせ、2028年のチップ発売を目指すとされています。A16プロセスとCoPoS実装の両方に早期からアクセスできる体制を確保することで、NvidiaはAIハードウェア市場において、今後数年にわたる競合他社に対する強固な「堀（モート）」を築きつつあります。

グローバルな生産計画

すでに開発は進行しており、台湾国内と米国で並行して作業が進められています。

• パイロットライン（台湾）: TSMCのCoPoSパイロットラインは子会社VisEraの運営する龍潭施設に設置中です。研究開発チームへの装置搬入は2026年2月に始まり、パイロットライン全体は2026年6月までに完成する見込みです。試験生産は2026年末から2027年初頭に開始され、2028年のプロセス検証を経て量産に移行する計画です。
• 量産拠点（台湾）: TSMCの新工場（嘉義）での量産は、2028年後半から2029年にかけて本格化する見込みです。
• 米国での展開: TSMCはアリゾナ州にCoPoS専用のパッケージング工場を計画しており、2027年末までの生産準備、2029年の量産開始を目標としています。これは、AIコンピューティングのサプライチェーン全体を米国内で完結させる戦略的な動きです。

戦略的意義

CoPoSは単なるコスト削減策ではありません。TSMCの先端実装分野における圧倒的なリーダーシップを延長し、強化するための「防御的かつ攻撃的な戦略兵器」です。ミンチー・クオ氏は、この技術による競争優位性は、およそ2032年まで持続すると分析しています。AI業界にとっては、現在の技術の限界を超えた、物理的により大きく、より強力なアクセラレータという新たなクラスを解放し、大規模AIモデルの時代において「ムーアの法則」を生きながらえさせる原動力となるでしょう。